Inhaltsverzeichnis

Kapitel 1

Einleitung

Dieser Endbericht soll eine umfassende Übersicht der Entwicklung der Projektgruppe SYSTEMENTWURF vom WS94/95 und SS95 wiedergeben. Daneben sind sowohl die Ergebnisse der einzelnen Arbeiten sowie die Hilfsmittel beschrieben.

Ziel dieser Projektgruppe war die Entwicklung eines Koprozessors Spline Function Unit (SFU) für den Prozessor SPARC 601 (CPU) für die Berechnung von kubischen Splines, d.h. zu gegebenen Stützpunkten im kartesischen Koordinatensystem soll der Koprozessor eine Menge stetig ineinander übergehender Funktionen liefern, so daß alle Stützpunkte auf mindestens einer Funktion liegen. Dabei müssen alle Funktionen den Grad 3 (kubisch) haben.

Grundlegend für unsere Arbeit war eine Reihe von Seminarvorträgen, die alle Projektgruppenteilnehmer sowohl mit dem Projekt selber als auch mit den zu verwendenden Softwaretools vertraut machen sollte. Es gab also zu jedem größeren Tool einen eigenen Vortrag zu dessen Sinn, Nutzen und Gebrauch.

Nach Abschluß der Seminarphase, die uns nur einen theoretischen Überblick verschaffte, legten wir die kommunikationstechnischen Daten des Koprozessors fest. Dazu gehörten z.B. die Beschränkung der Anzahl der Stützstellen auf 15 der verfügbaren Register für die Prozessor-Koprozessor-Kommunikation und natürlich die nötigen Befehlssätze für die korrekte Steuerung der einzelnen Komponenten. Allerdings sei an dieser Stelle gesagt, daß uns hardwaremäßige Restriktionen zu ständigen Änderungen unserer Absprachen zwangen.

Die Interfacetechnik zwischen dem SPARC 601 und unserem Koprozessor SFU beschäftigte uns eine sehr lange Zeit. Zum einen hatten wir keine ganz genauen Vorstellungen, welche Befugnisse im Bereich der Systemsteuerung jede einzelne Komponente haben sollte, zum anderen handelt es sich ja um eine Mehr-Benutzer-Umgebung, so daß unsere SFU stets mit dem richtigen Prozeß zu synchronisieren war. Diese beiden Tatsachen ließen sich nur sehr mühselig mit unseren Vorstellungen in Einklang bringen.

Da wir nur eingeschränkte Simulationsmöglichkeiten hatten, mußten wir außerdem auf den Resourcenverbrauch achten. Der Chip durfte gewisse Dimensionen bei der Anzahl einzelner Gatter nicht überschreiten. Daraus folgte, daß wir sämtliche algorithmischen Vorgänge und auch das Interface bestmöglich zu optimieren hatten. Das hatte jedoch auch einen positiven Seiteneffekt gehabt: wir fanden einen besseren Algorithmus zur Splineberechnung, der mit kleineren Matrizen auskommt und schneller rechnet.

Die weiteren Aktionen waren weitgehend geprägt durch: Fehler entdecken und mögliche Lösungen zu deren Beseitigung suchen, wobei mit Fehler sowohl logische als auch Unzureichlichkeiten unserer Softwaretools gemeint sind. Wenn z.B. angemahnt wird, daß zwischen CPU und SFU in beiden Richtungen (bidirektionaler Bus) kommuniziert wird, dann muß man sich schon etwas einfallen lassen, schließlich ist das ja der Sinn und Zweck.

Desweiteren bestanden teilweise erhebliche Schwierigkeiten bei der Beschaffung geeigneter Literatur bzw. die vorhandene war nicht immer zufriedenstellend, wenn nicht sogar widersprüchlich.

Zeitlimit schon vor der Emulation mit INCA abgelaufen. Aber wir alle konnten selber erfahren, wie teilweise aufwendig es ist, einen eigenen Chip zu entwickeln, welche Hürden dabei zu überwinden sind und, daß die uns zur Verfügung stehenden Tools in ihrer Funktionaliät, in ihrer Zusammenarbeit und Komfortabilität verbessert werden können(!).

Doch dazu mehr in den folgenden Kapiteln...

Die Projektgruppe bestand aus den folgenden Teilnehmern (in streng alphabetischer Ordnung): Thomas Bellanger, Andreas Henning, Jürgen Hochwald, Edwin Jean-Baptiste, Ralf Jungblut, Thorsten Kukuk, Sven Marcus, Michael Niechziol, Burkhard Reike, Frank Ullmann, Claas Vieler, Lars Werner und Holger Willmer, geführt wurde sie von Christof Nagel unter Prof. F. J. Rammig.

Kapitel 2

Hardware

In diesem Kapitel werden die von uns zur Realisierung des Projekts benötigten Hardware-Ressourcen und ihre Anwendung vorgestellt. Dabei gibt es zwei große Teilbereiche:

- die SPARC Architektur
- den Hardware-Emulator InCA

Die SPARC Architektur besteht aus einem Chipset, das uns leider nur in einem pinkompatiblen Satz vorlag. Im Folgenden wird das ursprüngliche Set vorgestellt. Es gibt nur eine Abweichung, die aber für das Interface keine Beeinträchtigung dastellt.
Der Emulator ist in der Lage ASIC-Bausteine zu emulieren, d.h. indem die FPGAs mit bestimmten Konfigurationen geladen werden, verhält sich das Gerät abgesehen vom Timing, wie der zu emulierende Baustein.

2.1 Die Sparc Architektur



Abbildung 2.1: Übersicht des SPARC

sind:

- Die CY7C601 Integer Unit ist quasi das Herzstück des Prozessors. Sie enthält den Befehlsinterpreter, der alle Befehle, mit Ausnahme der Floatingpoint-Befehle ausführt, oder zumindest die Bearbeitung veranlaßt. Als weitere Merkmale verfügt die I.-Unit über einen Leistungsdurchsatz von im Mittel 1,25 bis 1,5 Taktzyklen pro Befehl, ein großes Registerfile, das in Fenster eingeteilt ist, User- und Supervisormodus sowie Unterstüzung von Semaphoren. Interrupts werden innerhalb von 4 bis 7 Taktzyklen, je nach Zustand der Pipelines, bearbeitet.

- Der CY7C602 ist der Coprozessor (FPU) zur I.-Unit. Zusammen mit dem Hauptprozessor ergibt sich der gesamte Befehlssatz des SPARC. Der Coprozessor ist über eine extra Befehlsleitung mit der I.-Unit verbunden. Beide Prozessoren können parallel arbeiten, wobei aber der Hauptprozessor die Kontrolle behält. Werden Floatingpoint-Befehle gegeben, so werden sie von der 601 addressiert wobei aber beide Prozessoren auf den Datenbus zugreifen. Der Befehl wird auch von Haupt- und Coprozessor übersetzt, wobei aber die 602 erst mit der Berechnung beginnen kann, wenn sie von der 601 das entsprechende Signal erhält. Die Floatpoint-Befehle werden während ihrer Ausführung in einer Warteschlange auf dem Chip der 602 gespeichert. Wenn das Ergebnis, der Coprozessorberechnung, durch einen Befehl abgefordert wird, die Berechnung aber noch nicht abgescchlossen ist, wird das gesamte System angehalten bis die Ergebnisse vorliegen. Zum Berechnen stehen der FPU 32 32-bit Register zur Verfügung.

- CYC7157 sind Cache-Speicher zur Pufferung von Daten. Der Cache kann sowohl als geregelter Cache (latched), als auch als 'ungeregelter' Cache (write through) eingesetzt werden. Seine Größe beträgt 16K 16-bit Register.

- CYC7604 ist die Memory Management Unit (MMU). Sie verwaltet den Cache-Speicher und bildet den Realspeicher auf den virtuellen Addressraum ab.

2.1.1 Die Integer-Unit 601

Die I.Unit, das Herzstück des Systems, verfügt über zwei Interface(s). Das Eine besteht aus den Steuerleitungen für die FPU. Das andere Interface ist für den Anschluß eines weiteren Coprozessors vorgesehen. Die Protokolle auf den beiden Interfacen sind gleich. Die Bezeichnungen der Signalleitungen unterscheiden sich durch den Anfangsbuchstaben; F steht für FPU und C für Coprozessor. Das Signalschema 2.2 gibt die Leitungen der IU an.

Auf die Signalleitungen zur Speicherverwaltung wird hier nicht im einzelnen eingegangen, da sie im Seminarband aufgeführt sind. Die Signalleitungen zwischen IU und FPU bzw. CO-Prozessor sind keine externen Leitungen. Es handelt sich dabei um quasi interne Leitungen, die zu den Sockeln der CO-Prozessoren führen. Die Schnittstelle(n) sind in ihrem Protokoll und ihrer Arbeitsweise identisch. Es gibt folgende Signale:

- CCC(1:0) (Coprocessor Conditions Codes) gibt Ergebnisse von Vergleichen an die IU weiter.

- CCCV (Coprocessor Conditions Codes Valid) dient erstens zur Synchronisation von IU und CO. Es wird gesetzt, wenn die CCC Leitungen gülitige Werte angenommen haben.

- CXEC (Coprocessor eXCEption) teilt der IU mit, falls es bei der FPU / CO zu Ausnahmen in der Ausführung kommt.

- CHOLD (Coprocessor HOLD) meldet ein Anhalten des CO, was auch ein Halten der IU zur Folge hat. Fortgesetzt wird erst, wenn der CO den Fehler (meistens Zugriffsverzögerung) behoben hat.

- CINS1 (Coprocessor INStruction buffer 1) transportiert das Kontrollsignal an den jeweiligen Coprozessor, so daß ein gültiger Befehl im Buffer 1 des Befehlsregisters steht. CINS2 dient dem gleichen Zweck. Mit dem dort stehenden Befehl wird gleich (im selben Zyklus) die Auswertung begonnen. Es werden nie beide Leitungen im gleichen Zyklusdurchlauf auf HIGH gelegt.

- CP (Coprocessor Present) gibt an, ob ein CO vorhanden ist.



Abbildung 2.2: Übersicht der externen Signale bei 601/611

- CXACK (Coprocessor EXception ACKnowledge) meldet dem CO, daß ein Ausnahmezustand bei dem CO erkannt ist. Dieses Signal hat ein Halten der CO - Pipeline zur Folge.
- FCC(1:0) (Floatingpoint Conditions Codes) gibt Ergebnisse von Vergleichen an die IU weiter.

FCC(1)	CFF(0)	CONDTION
0	0	gleich
0	1	$Op1 < Op2$
1	0	$Op1 > Op2$
1	1	ungeordnet

- FCCV (Floatingpoint Conditions Codes Valid) dient zur Synchronisation von IU und FPU. Es wird gesetzt, wenn die FCC Leitungen gültige Wert angenommen haben.
- FXEC (Floatingpoint eXCEption) teilt der IU mit, falls es bei der FPU zu Ausnahmen in der Ausführung kommt.
- FHOLD (Floatingpoint HOLD) meldet ein Anhalten der FPU, was auch ein Halten der IU zur Folge hat. Fortgesetzt wird erst, wenn die FPU den Fehler (meistens Zugriffsverzögerung) behoben hat.
- FINS1 (Floatingpoint INStruction buffer 1) transportiert das Kontrollsignal an den jeweiligen Coprozessor, so daß ein gültiger Befehl im Buffer 1 des Befehlsregisters steht. CINS2 dient dem gleichen Zweck. Mit dem dort stehenden Befehl wird gleich (im selben Zyklus) die Auswertung begonnen. Es werden nie beide Leitungen im gleichen Zyklusdurchlauf auf HIGH gelegt.
- FP (Floatingpoint Present) gibt an, ob eine FPU vorhanden ist.
- FXACK (Floatingpoint EXception ACKnowledge) meldet der FPU, daß ein Ausnahmezustand bei der FPU erkannt ist. Dieses Signal hat ein Halten der FPU - Pipeline zur Folge.
- FLUSH (floatingpoint / coprocessor instruction FLUSH) veranlaßt die FPU / CO ihren aktuellen Befehl in den Instruction-Buffer zu sichern. Das Signal wird gesetzt, wenn die IU ein Trap-Signal erhält.

Zu diesem Zeitpunkt wird der neue Befehl in eine der Instruction-Buffer geladen.

Zur Verwaltung von Ausnahmezuständen verfügt das gesamte System über ein sogenanntes Exception–Modell. Dieses greift bei Interrupts, die den normalen Rechenbetrieb stören (z.B. Reagieren auf externe Einflüsse). Auch Fehler in Berechnungen können zu Exceptions führen. Gerade diese sind interessant, wenn man das Interfaceprotokoll zwischen der IU und den Coprozessoren betrachtet. Kommt es bei der Berechnung innerhalb der FPU zu Fehlern, sei es durch die Operanden, z.B. Teilen durch Null, oder weil es gewünscht ist (Fehler bei Unvergleichbarkeit), so setzt die FPU das FEXC-Signal. Die IU erkennt dann den 'Hilferuf' der FPU und setzt dann das FACK-Signal, welches der FPU signalisiert, daß der Fehlerfall bemerkt worden ist. Gleichzeitig wird noch das FLUSH-Signal mit gesetzt. Dieses veranlaßt die FPU ihre beiden Adress- und Instructiondecode-Register zu löschen. Sind die Register gelöscht, so werden die Befehle abgearbeitet, die vor dem Fehlerfall in Bearbeitung waren. Da kurz nach dem Fehler noch zu bearbeitende Befehle in die Warteschlangen geschrieben werden, können sie dann bearbeitet werden. Die folgende Skizze veranschaulicht die drei Zustände, die das Exception-Modell hat.



Abbildung 2.3: Exception-Modell

2.1.2 FPU und Coporzessor

Da die Schnittstellen von FPU und Coprozessor identisch sind, kann man die FPU gut als Beispiel für einen Coprozessor auffassen. Durch das strenge Protokoll der IU ergeben sich bestimmte Anforderungen, die ein an das Interface angeschlossener Coprozessor erfüllen muß. Um den Anschluß eines selbstdefinierten Coprozessors zu ermöglichen, stellt das Prozessorsystem einen zusätzlichen Sockel bereit. (Dieser ist leider aus Kostengründen auf keinem realexistierenden Rechnerboard installiert.) Um diesen zu nutzen, ist es jedoch notwendig, daß dieser bestimmte Kriterien erfüllt. Die Signalleitungen sind oben näher beschrieben. Das Protokoll dieser Leitungen ist mit dem der FPU identisch. Das genaue Protokoll wird im folgenden Kapitel beschrieben. Es gibt im Wesentlichen vier Anforderungen, die an einen selbstdefinierten Coprozessor gestellt werden:

- das Registermodell muß eingehalten werden(s.u.)
- es muß ein Statusregister geben
- es müssen Befehlswarteschlangen vorhanden sein
- es muß pinkompatibel sein (logisch)

adressieren, d.h. alle Adressierungen laufen über die IU. Hierzu ist es notwendig, daß der Coprozessor auf den gleichen Bus zugreift wie die IU. Die Coprozessoren arbeiten wie die IU nur auf Registern. Hierzu hat ein CO ein 32 x 32 Bit breites Registerfile. Alle CO-Befehle arbeiten auf diesen Registern. Sollen also Daten in die Register geladen oder aus den Registern geschrieben werden, so geschieht dieses über den Bus, auf den vorher, von der IU veranlaßt, die Daten gelegt wurden. Auch das Statusregister des CO kann nur auf diese Weise ausgelesen werden. Ein Coprozessor muß auch über zwei Address- und Instruction-Decode-Register verfügen. Alle Befehle werden simultan zur IU gelesen und interpretiert, folglich ist die Decode- Einheit identisch. Das CFlush-Signal, das von der IU gesetzt werden kann löscht diese beiden Register, läßt aber die Befehlswarteschlange unberührt. In die Warteschlangen werden Befehle eingelagert, die aufgrund von Ausnahmen nicht sofort bearbeitet werden können. (Näheres hierzu in der Beschreibung des Exceptionmodells.) Die beiden Warteschlangen werden nach dem FIFO - Prinzip verwaltet.
Will man aus z.B. Platzgründen die Anzahl der Register kleiner halten, so muß man entweder sicherstellen, daß nur die existierenden Register angesprochen werden, oder man muß in dem steuernden Teil (Pipeline) dafür sorgen, daß sinnvolle Werte zurück geliefert werden. Auch nicht benötigte Signalleitungen sollten zur Sicherheit mit Dummywerten belegt werden.
Um ein konkretes Beispiel für die Benutzung des Interfaces zu geben sei im Folgenden die Standard - FPU näher beschrieben. Die FPU 602 ist der Standard - Coprozessor zur Sparc IU. Er verfügt über eine 64-Bit ALU (Arithmetic and Logical Unit), mit deren Hilfe 64-Bit Additionen, Subtraktioen, Multipikationen, Divisoinen und Wurzelziehen möglich ist. Zu den 64-Bit Operationen müssen allerdings zwei 32-Bit Register zusammengenommen werden. Die FPU verfügt, gemäß den Anforderungen an einen CO, über 32 dieser 32-Bit Register. Verarbeitet werden Gleitkommazahlen gemäß des ANSI/IEEE-754 Standards. Wird die FPU an 40 MHz angeschlossen, so kommt man auf einen Leistung von 6,15 MFLOPS (Million-FloatingPoint-OperationsPerSecond) bei Verwendung von double-precision Zahlen.

2.1.3 Die Schnittstelle der FPU

Die FPU hat ein Interface, das genau der Spezifikation für Coprozessoren folgt. Alle Signalleitungen, die zur IU führen, sind oben beschrieben. Zusätzlich bestehen noch Verbindungen zur MMU 604 / 605:

- DOE (input, Data Output Enable) wird gesetzt, wenn die Daten wieder auf den Bus gelegt werden dürfen.
- MHOLD A/B (input, Memory HOLD) wird gesetzt, wenn die Pipeline angehalten werden muß, weil ein Cachemiss aufgetreten ist. (analog zu den HOLD A/B Leitungen der IU)
- BHOLD (input, Bus HOLD) ist gesetzt, wenn ein externer Busmaster den Bus kontrolliert. Während dieser Zeit ist die Pipeline angehalten.
- MDS (input, Memory Data Strobe) wird gesetzt um Daten in die FPU zu laden, wenn die FPU-Pipline angehalten ist. (MHOLD A/B oder BHOLD)
- FNULL (output, Fpu NULLify cycle) hat die gleiche Funktion wie das INULL-Signal.
- RESET (input, RESET) wird gesetzt um die FPU zu (re)initialisieren. Das Signal bewirkt ein Setzen aller schreibbaren Elementen auf Null. Das Signal muß mindesten 8 Taktzyklen anliegen.
- CLK (input, CLocK) ist das Taktsignal, das die FPU steuert.

Ansonsten bestehen noch Leitungen zu dem Adressbus A(0:31) und zum Datenbus D(0:31). Das folgende Schema 2.4 stellt die FPU mit den Signalleitungen dar.

Die FPU läßt sich in 9 funktionale Teilblöcke teilen, von denen jeder eine bestimmte Aufgabe erfüllt.

1. die Fetch Unit greift Daten und Adressen von den Bussen ab.
2. die Load Unit übernimmt die Daten und Adressen von der Fetch Unit und 'merkt' sich diese, bis sie in ein Register gespeichert werden.
3. die Decode Unit entschlüsselt die Befehlscodes, die von Bus gelesen werden.



Abbildung 2.4: Interface der FPU

4. die Execute Unit enthält die Befehls- und Adressqueue. Sie führt die Befehle aus, indem von hieraus die entsprechenden Multiplexer und die ALU gesteuert werden.
5. die Store Unit 'hält' Daten, die auf den Bus zurück geschrieben werden sollen bis der Bus frei ist und die Daten übertragen werden können.
6. die Exception Unit regelt das Fehlerprotokoll mit der IU, falls sie von der Execute Unit dazu veranlaßt wird.
7. das 32-Bit Registerfeld stellt 32 32-Bit Register zur Verfügung.
8. die ALU führt die eigentlichen Berechnungen durch.
9. die Dependency checking Unit prüft ob ein Nullzyklus vorliegt, ob also Daten für einen Berechnungszyklus fehlen. Im Bedarfsfall wird dann das FNULL-Signal gesetzt.

Das folgende Übersichtsschema 2.5 stellt die Verbindungen der einzelnen Komponenten untereinander und mit den anderen Prozessorteilen dar.



Abbildung 2.5: Blockdiagramm der FPU

Die FPU benutzt eine vierstufige Pipeline. Die Zustände sind fetch, decode, execute und write (F, D, E, W). Da die beiden Prozessoren des SPARC kooperativ arbeiten und es Befehle bei den Floatbefehlen gibt, die länger dauern als einen Bearbeitungszyklus, verweilt die FPU im W-State, falls mehrere Zyklen erforderlich sind. Aufgrund der LOAD / STORE - Architektur gibt es drei Arten von Befehlen, die hier unterschieden werden können.

- LOAD Befehle
- STORE Befehle
- Float Befehle

Die folgenden Tabellen stellen die Aktionen dar, die während dieser Zyklen ablaufen.

Ausführen eines LOAD-Befehls

Zyklus	Handlung
D-Zustand	Decodieren und Prüfen, ob Abhängigkeiten bestehen
E-Zustand	FHOLD setzen falls nötig
W-Zustand	Abgreifen der Daten vom Bus
Wh1-Zustand	Setzen des FSR
Wh2-Zustand	Schreiben der Daten in die Register

Ausführen eines STORE-Befehls

D-Zustand	Decodieren und Prüfen ob Abhängigkeiten bestehen
E-Zustand	FHOLD setzen falls nötig, Daten aus Registern lesen
W-Zustand	Daten auf den Bus legen
Wh1-Zustand	Daten vom Bus nehmen
Wh2-Zustand	Bus freigeben

Ausführen eines FLOAT-Befehls

Zyklus	Handlung
D-Zustand	Übersetzen des Befehls, prüfen ob Resourcen verfügbar
E-Zustand	FHOLD setzen falls nötig, Daten aus Registern lesen
W-Zustand	Lesen noch benötigter Daten, Berechnen
FP Queue	Berechnen der FOPs in der Schlange
.	.
.	.
.	.
FP Queue	Prüfe auf Sonderfälle
FP Queue	Aktualisiere FSR

Aus dem Beispiel werden die Anforderungen, die an unseren Spline-Coprozessor gestellt werden, nun sichtbar. Die einzelne Realisierung wird in Kapitel 5 beschrieben.

2.1.4 Anschluß eines Coprozessors

Um den Coprozessor an den Prozessor anzuschliessen gibt es nun verschiedene Möglichkeiten:

2.1.4.1 Alternative Lösungsansätze

Als erste Möglichkeit (und zugleich die einfachste) kann man die Emulatorverbindung in den Sockel auf dem Board stecken. Leider ist es uns nicht möglich gewesen ein solches Board zu beschaffen. Verfügt die IU. zwar über die Signalleitungen des Interfaces, hat aber keinen extra Sockel für einen Coprozessor, so können die Pins dieser Steuerleitungen über einen speziellen Sockel ausgefüht werden. Diese Variante ermöglicht es ohne Änderungen am Betriebssystem die Steuerung des Coprozessors durchzuführen. Die vom SPARC-System vorgesehene Befehlslücke können hierfür dann benutzt werden. (Dieser Ansatz wurde von uns verfolgt.)

2.1.4.2 Entfernen der FPU

Als nächste Alternative kann man die FPU entfernen und statt dessen den Coprozessor anschliessen. Das ist im Prinzip von der Seite der Hardware kein Problem nur das Betriebsystem muß dann erstens alle Befehle, die für die FPU sind softwaremäßig emulieren. Zweitens muß zwischen FPU und Coprozessorbefehl unterschieden werden. Das hat ein Verändern des Betriebssystems zur Folge (siehe Änderung des BS bei den jeweiligen Lösungsansätzen).

2.1.4.3 Huckepack-Lösung

Die dritte von uns erwogene Lösung ist quasi eine "Huckepack"-Lösung des Problems. Das Entfernen der FPU führt zu erheblichen Leistungseinbußen des Gesamtsystems und ist damit nicht mehr vergleichsfähig mit einer reinen Softwarelösung. Die Idee besteht nun darin eine Lücke im Befehlssatz der FPU zu nutzen und hierin die Coprozessorbefehle zu codieren. Da beide Coprozessoren (FPU und SFU) auf den selben Leitungen arbeiten, muß nun ein Weg gefunden werden, wie zwischen den Coprozessoren umgeschaltet werden kann. Dieser Weg ist das FINSi Signal. Ein Coprozessor versucht nur dann einen Befehl zu interpretieren, wenn er das FINSi Signal erhält. Dieses wird in der SFU (dem Coprozessor) entsprechend ausgewertet und dann an die FPU weiter geleitet. Das Auswerten geschieht in einer neuen Pipelinestufe, dem FETCH (das Holen von Daten entfällt normalerweise, da die IU die Daten aus dem Speicher holt). In der FETCH-Stufe soll jeder auf dem Datenbus liegende

kann man steuern welcher Coprozessor nun arbeiten soll. Das Schaltbild zeigt die genaue Verdrahtung der Bausteine. Die Gatter sollen extern geschaltet werden, da der Emulator zu langsam ist.



Abbildung 2.6: Schaltbild zur Verdrahtung

Die Konsequenzen für das Betiebssystem sind unter Änderung des BS bei den jeweiligen Lösungsansätzen erläutert.

2.2 Die Emulator-Hardware

Der InCA Hardwareemulator basiert auf benutzerprogrammierbaren FPGAs der Firma Xilinx. FPGAs (Field Programmable Gate Arrays) sind programmierbare CMOS-Bausteine, die aus mehreren tausend Gatter berstehen. Durch die hohe Zahl an Gattern ist es möglich Verbindungen zwischen den Logikblöcken auf den Chips herzustellen. Auf diese Weise lassen sich dann Schaltungen in dem Chip abbilden. (Details stehen im Seminarband Kapitel FPGA / InCA)
Der Hardwareemulator besteht aus Chips der 3000er und 4000er Serie der Firma Xilinx. Der gesamte Emulator (bezeichnet als Kabinett) besteht aus zwei Karten, die über die Backplane verbunden werden können. Die Karten bestehen aus je 8 DB (Daugther-Boards), die durch 18 Crossbars verbunden sind. Die DBs bestehen aus je 2 Xilinx4010 Bausteinen. Ein Crossbar ist durch einen Xilinx3090 realisiert. Die Schemadarstellung 2.7 zeigt den Aufbau einer Karte.

Laut Hersteller haben die Bausteine dann folgende Leistungen:

Xilinx4010	3.500 Gatter
Xilinx3090	1.500 Gatter
DB	7.000 Gatter
Karte	30.000 Gatter
Kabinett	60.000 Gatter

Karte



Abbildung 2.7: eine Karte des Kabinetts

Damit ergibt sich fuer die einzelnen Betrachtungsebenen:

Komponente	reale Kapazität	Erfahrungswert	Summer der Erfahrungswerte
XILINX4010	? = X1	3.500	3.500
XILINX3090	? = X2	1.500	1.500
DB	2 * X1	7.000	7.000
Karte	8*(2*X1)+18*X2	30.000	83.000
Kabinett	2 * Karte	60.000	166.000

Die einzelnen technischen Daten sind in der folgenden Tabelle aufgelistet:

Eigenschaft		XC3000	XC4000
Anzahl der Gatter		k.A.	10.000
Logik-Block-Matrix		16 x 20	20 x 20
Anzahl der Logik-Blöcke		320	400
Anzahl der Flip-Flops		928	1.120
Maximaler Speicher		0	12.800
Anzahl I/O-Bits		144	160
Funktionsgeneratoren		2	3
Anzahl Inputs pro Logikzelle		5	9
Anzahl Outputs pro Logikzelle		2	4

Programmiert werden die Karten über ein PC-Interface. Die InCA-Software erzeugt eine genaue Belegung der einzelnen Chips. Diese Belegung wird dann in den Emulator geladen. (Achtung !!! die Belegung verbleibt bis zum Ausschalten des Emulators in den Schaltungen, es muß also neu geladen werden, wenn sich die Belegung der FPGAs ändert.) Die Schaltung kann dann zunächst über ein Tester-Programm geprüft werden. Ist dieser Test zufriedenstellend, kann man die Ein- und Ausgänge auf die Pins der Backplane legen und die Schaltung real testen.

2.3.1 Betriebssystem

2.3.1.1 Aufgaben eines Unix–BS beim Betrieb eines Coprozessors

Die Ansteuerung des Coprozessors erfolgt direkt durch Maschineninstruktionen. Das Betriebssystem (BS) wird im Zusammenhang mit der Floatingpoint–Unit (FPU) oder einem Coprozessor immer nur dann benötigt, wenn eines der folgenden Ereignisse auftritt:

- FPU–Exception
- Coprozessor–Exception
- Start eines Prozesses
- Exception beim Auftauchen des ersten FPU– oder Coprozessor–Befehls innerhalb eines Prozesses
- Contextswitch

Siehe hierzu auch [SunTech], S. 24f, 86ff.

SunOs unterstützt aber im Zusammenhang mit diesen Ereignissen nur die FPU. Ein Coprozessor wird von *SunOs* nur insofern "unterstützt", als für jeden Prozeß der Coprozessor ausgeschaltet wird, indem immer beim Start eines Prozesses das Coprozessor–Enabled–Bit im IU–Statusregister auf 0 gesetzt wird.

SunOs behandelt FPU–bezogene Ereignisse folgendermaßen:

FPU–Exception: Im Falle einer FPU–Exception wird ein Trap ausgelöst, das das BS entweder dazu verwendet, den Benutzer über den Fehler zu informieren (falls der Fehler nicht behebbar ist), oder aber den Fehler selbständig zu beheben (zum Beispiel in dem Fall, in welchem keine FPU vorhanden ist, so daß bei jeder FP–Instruktion, die die IU liest, ein Trap ausgelöst wird, den das BS dazu nutzt, die Instruktion softwaremäßig zu simulieren.).

Start eines Prozesses: Beim Start eines Prozesses setzt das BS das FPU–Enable–Bit im Prozessorstatuswort der IU auf 0, um die FPU auszuschalten.

Das Bit muß nicht nach jedem Contextswitch explizit wieder auf 0 gesetzt werden, da das BS bei einem Contextswitch sowieso den gesamten aktuellen Inhalt des IU–Statusregisters sichert und später bei der Wiederaufnahme des unterbrochenen Prozesses den gesicherten Wert wieder ins IU–Statusregister schreibt.

Auftauchen der ersten FP–Instruktion: Trifft die IU innerhalb eines Prozesses zum ersten Mal auf eine FP–Instruktion, kann diese nicht ausgeführt werden, da ja die FPU seit dem Start des Prozesses ausgeschaltet ist. Die IU reagiert folglich durch das Auslösen eines Traps, welches das BS dann dazu benutzt, den aktuellen Prozeß als FPU–benutzend zu markieren, damit es bei jedem folgenden Contextswitch merkt, daß nicht nur die IU–Register, sondern auch die Register der FPU gesichert werden müssen. Außerdem initialisiert das BS in diesem Trap die Register der FPU und schaltet die FPU durch Setzen des FPU–Enable–Bits auf 1 im IU–Statusregister an.

Contextswitch: Beim Contextswitch sichert das BS die Register (inklusive Statusregister) von IU und FPU (bei der FPU aber nur, falls der Prozeß als FPU–benutzend markiert ist).

Wenn nun ein Coprozessor in ähnlicher Weise durch *SunOs* unterstützt werden soll, müssen die Kernelroutinen geändert werden. Als Orientierung kann dabei die Behandlung der FPU durch *SunOs* dienen. Die Form der Lösung hängt davon ab, ob überhaupt eine FPU vorhanden ist, ob FPU und Coprozessor trickreich in Reihe geschaltet sind ("Huckepacklösung") oder ob FPU und Coprozessor unabhängig voneinander (so, wie es ja auch eigentlich sein sollte) vorhanden sind.

Die ersten beiden dieser drei Lösungsalternativen kamen in der Anfangsphase des Projektes in Betracht, als noch offen war, ob wir überhaupt eine *SPARC* mit einer *CY7C601* Integer–Unit (die sowohl FPU als auch Coprozessor unterstützt) finden würden, oder ob wir uns mit einer *CY7C611* Integer–Unit (die nur die FPU unterstützt) zufriedengeben mußten.

Exceptions (Fehler sollten durch die steuernde Software abgefangen werden, siehe Abschnitt 10.1) noch Contextswitchs (weil der Einfachheit halber immer nur ein Prozeß den Coprozessor benutzen darf) vorgesehen waren.

ACHTUNG! Änderungen an *SunOs* sind sowieso sehr problematisch, weil der Fachbereich 17 keine Lizenzen für die *SunOs*–Sourcen besitzt! [1] Sollten also für ein zukünftiges Projekt an der UniGH Paderborn Änderungen am BS notwendig sein, sollte man rechtzeitig in Erwägung ziehen, ein BS zu benutzen, dessen Sourcen verfügbar sind (Beispiele für frei erhältliche Unix–BSe: *FreeBSD* oder *Linux*).

Obwohl keine Änderungen an *SunOs* vorgesehen waren, war doch gegen Ende des Projektes eine elementare Änderung notwendig, da *SunOs* das Bit im Prozessorstatusregister, daß den Coprozessor einschaltet, nicht auf 1 setzt und auch sonst nicht dazu zu bewegen ist, dies zu tun. Da die Sourcen nicht vorhanden waren, wurde die Änderung direkt im *vmunix*-Executable durchgeführt, siehe Abschnitt 9.2.2.

Obwohl wir die richtige IU (601, mit Coprozessor–Unterstützung) bekommen haben, und obwohl keine umfangreichen Änderungen an *SunOs* durchgeführt wurden, soll hier vorgestellt werden, was man an *SunOs* ändern müßte, wenn man eine 611–IU ohne Coprozessor–Unterstützung hätte:

2.3.1.2 Änderungen bei Entfernung der FPU

Falls überhaupt keine FPU vorhanden ist und der Coprozessor im FPU–Sockel steckt, müssen FP–Befehle emuliert werden. Dieses funktioniert so:
Der Coprozessor tut so, als wäre er eine FPU, daß heißt, er signalisert der IU über den entsprechenden Pin, daß eine FPU vorhanden ist.

Wenn eine FP–Instruktion ausgeführt werden soll, muß der Coprozessor in der Lage sein, diese als "echte" FP–Instruktion zu erkennen. Ist eine "echte" FP–Instruktion erkannt, löst der Coprozessor ein "fp-instruction-not-implementet" Trap aus, der entsprechende BS-Traphandler holt sich die Instruktion und die Operanden vom Coprozessor zurück und emuliert den Befehl (die Emulation von FP–Befehlen ist im normalen *SunOs* bereits implementiert, man muß dafür nur obiges Trap auslösen).

Bei dieser Lösung sehen Spline–Instruktionen zwar für die IU wie FP–Instruktionen aus (daß heißt, sie sind in bestimmten Bitfeldern als solche gekennzeichnet), aber die Codierung der Instruktions-Mnemos ist eine andere als die der normalen FP–Instruktionen. Die IU wird durch diese fremden Codes nicht irritiert, weil sie die Decodierung von FP–Instruktionen der FPU überläßt. Die FPU aber ist ja in Wirklichkeit unser Coprozessor, und der erkennt so eine Nicht–Standard–FP–Instruktion (sollte er jedenfalls) und führt die entsprechenden Spline–Berechnungen aus, ohne dabei ein Trap auszulösen.

Was aus der Sicht des BS zu beachten ist:

Exceptions: Traphandler für FP–Exceptions bleiben unverändert. Coprozessor–Exceptions darf es nicht geben, weil die 611–IU nur FP–Exceptions kennt und folglich diese von Coprozessor–Exceptions nicht unterscheiden könnte. Der Coprozessor löst zwar "fp-instruction-not-implementet"–Exceptions aus, aber das ist keine Exception, die etwas mit den eigentlichen Aufgaben des Coprozessors zu tun hat. Sie dient lediglich dazu, FP–Befehle vom BS emulieren zu lassen, da für diese ja keine FPU mehr vorhanden ist.

Start eines Prozesses: Beim Start eines Prozesses muß das FPU–Enabled–Bit im IU–Statusregister auf 0 gesetzt werden. Da *SunOs* dieses bereits tut, ist auch hier keine Änderung notwendig.

FPU–Disabled–Trap: Trifft die IU innerhalb eines Prozesses auf die erste FP–Instruktion, wird ein Trap ausgelöst, weil das FPU–Enabled–Bit im IU–Statusregister auf 0 gesetzt ist. In dem zugehörigen Traphandler markiert *SunOs* den Prozeß als FPU–benutzend, initialisiert die FPU–Register und schaltet die FPU durch Setzen des FPU–Enabled–Bits auf 1 an.

Die vermeintliche FPU ist hierbei nun in Wirklichkeit unser Coprozessor, aber solange dieser sich so verhält wie eine FPU, spielt das für das BS keine Rolle.

[1] Nach Auskunft von Michael Kutzner benötigt man für den Erwerb der *SunOs*-Sourcen a) 5 Unterschriften und b) viel Geld.

angepaßt werden, und zwar dann, wenn der Coprozessor nicht genau 32 Register besitzt oder die Register anders initialisiert werden sollen, als dies bei der FPU getan wird.

Contextswitch: Ist ein Prozeß als FPU–benutzend markiert, und wird dieser Prozeß durch einen Contextswitch unterbrochen, so müssen innerhalb dieses Contextswitches die Coprozessor–-Register gesichert werden (FPU–Register gibt es nicht).

Sobald alle Register gesichert sind, werden in die Register die Werte geladen, die zu dem Prozeß, dem als nächstes Rechenzeit zur Verfügung gestellt wird, gehören.

Die Coprozessor–Register werden durch genau diegleichen Befehle gelesen und beschrieben, die normalerweise für die FPU benutzt werden.

All dies wird bereits vom normalen *SunOs* erledigt. Eine Anpassung ist nur dann notwendig, wenn der Coprozessor nicht 32 Register oder kein Statusregister besitzt.

Die Lösung, die FPU zu entfernen, hat aber den gravierenden Nachteil, daß FP–Befehle durch die Softwareemulation wesentlich langsamer ausgeführt werden.

2.3.1.3 Änderungen für die "Huckepack"–Lösung

Diese Alternative, die während der Anfangsphase des Projektes entwickelt wurde, ermöglicht es, sowohl die FPU als auch Coprozessor zu benutzen, obwohl bei der 611-IU der Betrieb eines Coprozessors nicht vorgesehen ist. Bei dieser Lösung werden Coprozessor und FPU in Reihe geschaltet, der Coprozessor fungiert dabei als Interface für die FPU und leitet FP–Instruktionen an die FPU weiter. Für Coprozessor–Instruktionen wird eine Lücke im Befehlssatz der FPU genutzt.

Was aus der Sicht des BS zu beachten ist:

Exceptions: Coprozessor–Exceptions sind nicht möglich, da die 611–IU nur FP–Exceptions annehmen kann. Die Traphandler für Exceptions bleiben also unverändert.

Start eines Prozesses: Auch beim Start eines Prozesses muß nichts an den alten BS–Routinen geändert werden. Denn beim Start eines Prozesses wird nur das FPU–Enabled–Bit im IU–Statusregister auf 0 gesetzt. Ein Coprozessor–Enabled–Bit gibt es nicht. Das FPU–Enabled–Bit ist bei dieser Lösung sowohl für die FPU als auch den Coprozessor zuständig, es wird also zu einer Art FPU–and–Coprozessor–Enabled–Bit.

FPU–Disabled–Trap: Trifft die IU innerhalb eines Prozesses auf die erste FP–Instruktion (die auch eine "verkappte" Coprozessor–Instruktion sein kann), markiert das BS den Prozeß als FPU–benutzend (und damit auch implizit als Coprozessor–benutzend, denn entweder sind beide eingeschaltet oder beide ausgeschaltet), setzt das FPU–Enabled–Bit im IU–Statusregister auf 1 und initialisiert die Register von FPU und Coprozessor.

Von diesen Aktionen werden alle bis auf die Initialisierung der Coprozessor–Register bereits von *SunOs* durchgeführt, man muß also nur noch die Initialisierung des Coprozessors in den Kernelroutinen hinzufügen.

Contextswitch: Ist ein Prozeß als FPU–benutzend (und damit auch als Coprozessor–benutzend) markiert und wird der Prozeß durch einen Contextswitch unterbrochen, so müssen die Register von FPU und Coprozessor gesichert und mit Werten, die zu dem nächsten Prozeß gehören, beschrieben werden.

Was die FPU betrifft, muß *SunOs* also nicht geändert werden.

Es müssen jetzt aber noch Stellen in die Kernelroutinen eingebaut werden, die in ähnlicher Weise die Register des Coprozessors sichern und mit den Werten des nächsten Prozesses laden.

Kapitel 3

Entwicklungs-Tools

In diesem Kapitel sollen die wichtigsten, während der Projektgruppenarbeit verwendeten Tools kurz vorgestellt werden.

3.1 SPeeDCHART

Bei SPeeDCHART handelt es sich um ein Hilfs-Tool für die Entwicklung von Hardware-Komponenten. Die Grundidee hinter SPeeDCHART ist, daß eine Komponente zunächst abstrakt als Zustandsgraph entwickelt wird, welcher dann automatisch in eine Hardware-Beschreibungssprache übersetzt wird.

Zur Eingabe des Zustandsgraphen wird eine graphische Oberfläche zur Verfügung gestellt. Es besteht die Möglichkeit, Zustände und Zustandsübergänge einzugeben. Bedingungen für einen Zustandsübergang, sowie Aktionen in einem Zustand bzw. bei einem Übergang, können wahlweise in VHDL- oder C-ähnlicher Sprache angegeben werden. Die für Aktionen möglichen Befehle haben annähernd die Mächtigkeit einer höheren Programmiersprache, allerdings können Prozeduren nicht in einem Zustand angegeben werden, sondern müssen global angegeben werden. Jenachdem welche Hardware-Beschreibungssprache man für die Ausgabe gewählt hat, sind allerdings nicht alle Befehle (insbesondere Prozeduren) übersetzbar.
Zur Erhöhung der Übersichtlichkeit ist es möglich, Zustände hierarchisch zu gestalten. Dies bedeutet, daß sich hinter einem Zustand in einer höheren Ebene ein komplexer Zustandsgraph in einer tieferen Ebene verbirgt. Jeder einzelne Zustandsgraph hat hierbei einen klar definierten Startzustand (Entry), in den bei erstmaligem Aufruf des Graphen gesprungen wird. Hierbei ist allerdings darauf zu achten, daß die Zustandsübergänge der höheren Ebenen auch eine höhere Priorität besitzen, also bei einer erfüllten Bedingung in der höheren Ebene aus dem Untergraph herausgesprungen wird. Falls aus einem Untergraphen vorzeitig herausgesprungen wird, verbleibt dieser Zustand in seinem momentanen Stand, um bei einem erneuten Aufruf an dieser Stelle weiterzuarbeiten.

Die Verbindungen nach außen werden mittels globaler Signale, die vom Typ in, out oder inout sein können, hergestellt. Über diese Signale hinaus sind interne Variablen deklarierbar. Diese Variablen können in jeder hierarchischen Stufe deklariert werden, und stehen dann in dieser Ebene, sowie allen Unterebenen zur Verfügung.

Für den Test der entworfenen Komponente steht ein Waveform-Viewer zur Verfügung. Hier können alle Signale und Variablen sowie die jeweils aktiven Zustände beobachtet werden. Die Ausgabe von komplexen Datentypen, wie z.B. integer oder float, ist hierin allerdings leider nicht möglich. Hier muß man sich mit Hilfsausgaben innerhalb der Aktionen in einem Zustand oder einem Übergang behelfen. Um eine Testumgebung zu gestalten, steht der Stimuli-Editor zur Verfügung. Im Stimuli-Editor wird die Belegung der Ports von außen angegeben. Hierzu können beliebig viele parallele Stimulus-Prozesse angegeben werden. Eine Synchronisierung ist mittels wait-Statements, ähnlich zu wait-Statements in VHDL-Beschreibungen, zu erreichen.

Abschließend läßt sich bemerken, daß die Entwicklung von Komponenten mittels SPeeDCHART vom Konzept her zwar sehr schön ist, allerdings in der Praxis teilweise größere Probleme als erwartet auf-

So ist es sehr schwierig, größere Zustandsgraphen übersichtlich zu gestalten, wenn sich keine weitere Unterteilung in Untergraphen anbietet. Bei der Arbeit während der Projektgruppenzeit ergaben sich teilweise Diagramme, die nur noch für den jeweiligen Entwickler des Diagrammes lesbar waren, was die Gruppenarbeit erheblich erschwerte.
Ein weiteres großes Problem ergab sich daraus, daß man zwar als gewünschte Synthesesprache VHDL für Synopsys-Synthese anwählen konnte, der ausgegebene VHDL-Code allerdings keineswegs direkt synthetisierbar war. Ein wiederholt auftretender Fehler war, daß der automatisch generierte Code Datentypen enthielt, die nicht vorher definiert wurden, und auch nicht in der mitgelieferten Library stehen. Hier mußte dann teilweise per Hand der Code verändert werden.

3.2 Synopsys

Das Synopsys-Paket besteht aus vielen Einzelkomponenten, die zusammen ein sehr leistungsfähiges Paket zum Entwurf etwa eines ASIC oder allgemein eines integrierten Schaltkreises ergeben. Man sollte jedoch schon zu Beginn von der Vorstellung Abstand nehmen, daß hier die Idealvorstellung die man von High-Level-Systhese hat realisiert wurde. Man hat oft mit Einschränkungen zu kämpfen und ein Design, daß erfolgreich mit einem VHDL-Simulator simuliert wurde läßt sich oft erst nach einigen Umwegen und Änderungen auf die Gatterebene abbilden.
Desweiteren stellen die Pakete auch schon bei Projekten der Grösse, wie sie in Projektgruppen an unserer Uni entstehen erhebliche Anforderungen an die Hardware. Selbst auf einer Sparc10 sind Zeiten von ein bis zwei Stunden für die Synthese eines Teildesigns keine Seltenheit, und das Starten eines Synthesetools auf einem Rechner mit weniger als 64MB Hauptspeicher ist nicht sinnvoll, oft sogar unmöglich.

3.2.1 Der Schematic-Editor

Der Schematic-Editor ist ein Werkzeug, mit dessen Hilfe Teile eines Baussteins graphisch entworfen werden können. Man zeichnet zum Beispiel zunächst eine Komponente in einer beliebigen Form, versieht sie mit In- und Outputports und kann dann eine Schablone für eine Beschreibung in VHDL mit Entity- und Architecturedeklarationen generieren lassen, in die man „nur“ noch die entsprechende Verhaltensbeschreibung in VHDL einfügen muss. Hat man so einige Elemente beschrieben, so kann man diese nach Belieben verbinden, und sich auch den VHDL-Code des Designs, das aus den zusammengesetzten Teildesigns besteht genrieren lassen.
Die Vorteile dieses Verfahrens liegen in der Tatsache, daß man recht übersichtlich einen hierarchisch gegliederten Entwurf vornehmen kann, und mit Hilfe des Tools auch sehr gut durch diese Hierarchie navigieren kann. Man sollte sich jedoch vorher überlegen, ob es wirklich sinnvoll ist, falls man etwa ein Addierwerk für Ganzkommazahlen entwerfen möchte, damit zu beginnen ein AND/OR/XOR-Gatter zu zeichnen, sich dann daraus Halbaddierer zusammenzusetzen, um diese dann zu einem Volladdierer zu kombinieren etc. . In einem solchen Fall sollte man lieber eine großes Bauteil namens Addierer zeichnen, und dann das Verhalten dieses Bauteils komplett in VHDL beschreiben, was sicher nur einen Bruchteil der Zeit, die für das Zeichnen und Verbinden vieler Einzelkomponenten nötig ist in Anspruch nimmt, und in diesem Fall auch der Übersichtlickeit nicht schadet.
Entwirf man komplexere Rechenwerke, so wird man sich zwangsläufig über eine Modularisierung gedanken machen. Meiner Meinung nach, ist jedoch ein (insbesondere in VHDL) geübter Programmierer eigentlich nicht auf dieses Tool angewiesen, da es jemandem der mit dem einem VHDL-Debugger, wie dem „vhdldbx“ umgehen kann, keine nennenswerten weiteren Möglichkeiten bietet.

3.2.2 Der VHDL-Compiler „vhdlan“

Jeder erzeugte VHDL-Code wird sinnvoller Weise mit diesem Compiler übersetzt. Der Aufruf erfolgt wahlweise über die jeweilige shell einfach durch Eingabe von

oder auch durch Anwahl bestimmter Menüpunkte von diversen Tools (z.B. dem Schematic-Editor) aus.
Verschiedenste Einstellungen, bezüglich der Verzeichnisse, in denen sich Libraries befinden, und Verzeichnissen, in denen die eigenen Library liegen, werden mit Hilfe eines Setup-Files names *.synopsys_vss.setup* vorgenommen, ein Beispiel dazu befindet sich im Anhang.

3.2.3 Der VHDL-Debugger/Simulator „vhdldbx“

Der „vhdldbx“ ist eins der wichtigsten Werkzeuge. Mit seiner Hilfe kann der mit dem „vhdlan“ übersetzte Code simuliert und nach Fehlern durchsucht werden. Er bietet eine Vielzahl von Möglichkeiten Signale ständig zu überwachen und diese dann zum Beispiel auf einem Waveform-Display anzuzeigen. Desweiteren können Breakpoints gesetzt werden. Wird ein solcher Breakpoint erreicht, wird die Simulation unterbrochen und es ist möglich sämtliche Signale und Variablen zu überprüfen und evtl. abzuändern. Breakpoints können feste Posistionen im VHDL-Code sein aber auch bestimmte Flanken von Signalen.
Ein weiterer wichtiger Punkt ist das Setzen von Stimuli auf die Signale, ohne das keine Simulation möglich wäre. Alle diese Funktionen können auch mit Hilfe einer Scriptsprache gesteuert werden. Diese Scripte ersparen durch die Definition eigener komplexer Komandos viele Mausbewegungen und -klicke.

3.2.4 Das Synthesetool „design_analyzer“

Hat man den VHDL-Code erfolgreich mit dem „vhdldbx“ simuliert, so ist der nächste Schritt ihn auf die Gatterebene zu übersetzen. Dies ist die Aufgabe des Logik-Synthese-Tools „design_analyzer“, das Logik-Designs übersetzt und für Geschwindigkeit, sowie Chipgröße optimiert. Man kann ein Design hier in verschiedensten Formaten (z.B. VHDL, Edif, DB) einlesen, wie auch exportieren, so daß dieses Tool auch in Verbindung mit nicht-Synopsys Software zum Einsatz kommen kann. Man darf jedoch nicht vergessen, dass insbesondere nicht alle VHDL-Konstrukte unterstützt werden (zum Beispiel guarded-Signale, floating-Typen, nicht alle wait-statements etc.) Einen guten ersten Einblick gibt ausserdem die im ersten Seminarband zu dieser Projektgruppe nachzulesende Seminararbeit „Synopsys und VOTAN“ von Thorsten Kukuk.

Erwähnenswert ist außerdem noch, daß sich auch der „design_analyzer“ recht komfortabel über eine Script-Sprache steuern läst. Diese Scripte werden dann von der „dc_shell“ interpretiert. Die Shell automatisiert dann den gesamten Prozess und ermöglicht es das Tool ohne X11, und somit „offline“ zu nutzen, was einem das langwierige „Babysitting“ während des Übersetzens eines großen Designs erspart.

3.3 INCA

Die InCA (Integrated Circuit Applications)-Software übernimmt die Übertragung eines Netzlistenfotmates (in unserem Fall EDIF) auf den InCA-Simulator am PC. Der Schritt von EDIF nach *.ins-Files wird genauer im Kapitel 7. erläutert. Die weiteren Arbeitschritte bis zum eigenlichen Laden des Design auf den Simulator sind dann folgende:

- `Netzlistenkonvertierung (s.o., s. Kap. 7.)`
- `Prepartitionierung`
  Dieser Schritt isoliert alle Schaltkreise und andere Konstrukte, die speziell behandelt werden

- `Partitionierung`
  Die automatische Partitionierung führt einen eingebauten Algorithmus aus, der die Schaltkreise in Blöcke einteilt, wobei jeder dieser Blöcke auf ein FPGA passt. Dabei können mehrere Algorithmen und verschiedene Optimierungsstufen gewählt werden. Sollte keiner der vorgegebenen Algorithmen zu einem akzebtablen Ergebniss führen, so kann man die gesamte Partitionierung auch von Hand durchführen.
  Integriert in diesen Schritt ist auch das sogennamte "Floor-Planning", es zeigt die Verbindungen (Connectivity) zwischen den einzelnen Subdesigns. Hier könnte man nun einzelne Schaltkreise logisch zu Gruppieren, z.B. weil sie sehr viele Verbindungen untereinander haben, um die "Partitionseffizienz" zu steigern.

- `Make Hardware`
  Hierbei muss man lediglich angeben welchen Typ von Simulator es sich hier handelt. Das Tool generiert dann die Hardware, die dann im nächsten Schritte belegt wird.

- `Plaziere Zellen`
  Hier werden die bei der Partitionierung eingeteilten Schaltkreise der physikalischen Hardware zugewiesen, zumindest symbolisch im Browse-Tool. Jeder Block wird genau einem FPGA der Hardware zugewiesen.

- `Globales Routing`
  Dieser Schritt definiert die Verbindungen zwischen den logischen Design auf jedem FPGA (FPGA-to-FPGA Interconnections). Hierbei werden auch die Verbindungen zu einem Logic-Analyser, andere Testgeräte oder dem Zielgerät (in unserem Fall das Interface des Prozessors in der SPARC) festgelegt. Desweiteren besteht die Möglichkeit, Prioritäten für die einzelnen Verbindungen zu setzen bzw. zu verändern.

- `Compilieren`
  Hierbei werden alle FPGAs (Logik-FPGAs sowie Crossbar-FPGAs) programmiert mit der dazugehörigen Logik und den Verbindungen. Im Prinzip ist dieser Schritt nur dazu da, das Globale Routing in ein maschinenlesbares Format zu bringen.

- `Generieren`
  Nach dem das obige Design auf die FPGAs compiliert ist, muß alles in ein Format gebracht werden, das man direkt auf den Simulator laden kann. Hier wird nun genau solch ein Format generiert, allerdings noch nicht geladen.

Alle obigen Schritte können natürlich auch von Hand (Drag & Drop) ausgeführt werden. Um alle Schritte automatisch auszuwählen, läd man den browser und wählt unter PROPERTIES→INSTANCE →autoconfigure. Unter Properties stellt man nun alles auf YES. Mittels EXECUTE wird dann alles ausgeführt und nach jedem Schritt gespeichert.

Wir gehen also hier davon aus, daß wir ein Design-File haben, welches im InCA-internen ins-Format vorliegt. Vor dem Arbeiten mit den InCA-Tool muß noch folgenden Environment geladen werden:

```
setenv XLILINX $INCA_SOFT/xlilinx
setenv XACT $INCA_SOFT/xilinx
setenv XACT_MEMSIZE 12
setenv XLM_ENABLE_LM_LICENCE_FILE 1
setenv LM_LICENCE_FILE /usr/local/data/licence.dat
```

gestartet wird der browser, das Tool, was die gesamte Funktionalität der InCA-Software auf der Sun beinhaltet, mit folgendem Befehl:

```
browse -top <design-file>
```

wobei das Design-File entweder ein EDIF-Datei oder eine ins-Datei ist. Genauere und weiterführende Beschreibung des browsers findet man im Seminar "FPGA/INCA" von Frank Ullmann zu dieser Projektgruppe, sowie im CONCEPT SILICON USER GUIDE.

Kapitel 4

Der Algorithmus

4.1 Ein $O(n^3)$-Algorithmus

Das Programm ist eine direkte Umsetzung des Algorithmus, den Ralf Jungblut in seinem Seminar vorgestellt hat. Der Algorithmus besteht im wesentlichen aus drei Schritten

- Erstellen des Gleichungssystemes
- Lösen des Gleichungssystemes
- Berechnung der Polynomkoeffizienten

4.1.1 Erstellen des Gleichungssystemes

Für n Stützstellen werden $(n-2)$ Gleichungen aufgestellt. Für jede Gleichung werden die Punkte $(n-1)$, n und $(n+1)$ benötigt. Die so entstandene Koeffizientenmatrix besitzt Dreibandgestalt.

$$A = \begin{pmatrix} 2(x_2 - x_0) & x_2 - x_1 & & \dots & 0 \\ x_2 - x_1 & 2(x_3 - x_1) & x_3 - x_2 & & \\ \vdots & x_3 - x_2 & \ddots & & \\ 0 & & & & \end{pmatrix}$$

Der Lösungsvektor ist eine Spalte mit $(n-2)$ Elementen, die sich folgendermaßen berechnen:

$$B_i = \frac{6(y_{i+1} - y_i)}{x_{i+1} - x_i} - \frac{6(y_i - y_{i-1})}{x_i - x_{i-1}}$$

4.1.2 Lösen des Gleichungssystemes

Nun ist das Gleichungssystem $A \cdot x = B$ zu lösen. Hierfür wird der Gaußalgorithmus verwendet. Da die Matrix aber Dreibandform hat (nur die Hauptdiagonale [1] sowie die Diagonalen unmittelbar oberhalb und unterhalb der Hauptdiagonalen sind mit Elementen ungleich Null besetzt), gibt es für diesen Spezialfall sicherlich effizientere Lösungsmethoden.

4.1.2.1 Der Gaußalgorithmus

Der Gaußalgorithmus löst ein Gleichungssystem der Form $A \cdot x = B$, wenn dieses eindeutig bestimmt ist, d.h. die Anzahl der Gleichungen und die Anzahl der Unbekannten sind gleich. Die Lösung erfolgt iterativ, indem man die Koeffizientenmatix A durch elemetare Zeilenumformungen in die Einheitsmatrix umformt. Dieselben Umformungen werden auch auf den Lösungsvektor B angewandt. Ist die Matrix A in die Einheitsmatrix umgewandelt, enthält der Lösungsvektor B die Lösung.

[1] Ein Matrixelement gehört zur Hauptdiagonale, wenn der Spalten- und der Zeilenindex gleich sind.

Element $A_{i,i}$ auf 1 gebracht, indem die ganze Zeile $A_{i,x}$ durch $A_{i,i}$ dividiert wird. Dann wird ein entsprechendes Vielfaches der i-ten Zeile zu allen anderen Zeilen addiert, so daß die Elemente in der i-ten Spalte zu Null werden.

Beispiel:

Es soll folgendes Gleichungssystem gelöst werden:

$$\begin{pmatrix} 1 & 2 & 3 \\ 2 & 3 & 1 \\ 2 & 1 & 3 \end{pmatrix} \cdot \begin{pmatrix} x_1 \\ x_2 \\ x_3 \end{pmatrix} = \begin{pmatrix} 14 \\ 11 \\ 13 \end{pmatrix}$$

Element $A_{1,1}$ auf 1 bringen (ergibt eine Änderung)

$$\begin{pmatrix} 1 & 2 & 3 \\ 2 & 3 & 1 \\ 2 & 1 & 3 \end{pmatrix} \cdot \begin{pmatrix} x_1 \\ x_2 \\ x_3 \end{pmatrix} = \begin{pmatrix} 14 \\ 11 \\ 13 \end{pmatrix}$$

(-2) mal 1.Zeile zu 2.Zeile addieren

$$\begin{pmatrix} 1 & 2 & 3 \\ 0 & -1 & -5 \\ 2 & 1 & 3 \end{pmatrix} \cdot \begin{pmatrix} x_1 \\ x_2 \\ x_3 \end{pmatrix} = \begin{pmatrix} 14 \\ -17 \\ 13 \end{pmatrix}$$

(-2) mal 1.Zeile zu 3.Zeile addieren

$$\begin{pmatrix} 1 & 2 & 3 \\ 0 & -1 & -5 \\ 0 & -3 & -3 \end{pmatrix} \cdot \begin{pmatrix} x_1 \\ x_2 \\ x_3 \end{pmatrix} = \begin{pmatrix} 14 \\ -17 \\ -15 \end{pmatrix}$$

1. Spalte ist jetzt umgewandelt.

Element $A_{2,2}$ auf 1 bringen
Multiplikation der 2.Zeile mit (-1)

$$\begin{pmatrix} 1 & 2 & 3 \\ 0 & 1 & 5 \\ 0 & -3 & -3 \end{pmatrix} \cdot \begin{pmatrix} x_1 \\ x_2 \\ x_3 \end{pmatrix} = \begin{pmatrix} 14 \\ 17 \\ -15 \end{pmatrix}$$

(-2) mal 2.Zeile zu 1.Zeile addieren

$$\begin{pmatrix} 1 & 0 & -7 \\ 0 & 1 & 5 \\ 0 & -3 & -3 \end{pmatrix} \cdot \begin{pmatrix} x_1 \\ x_2 \\ x_3 \end{pmatrix} = \begin{pmatrix} -20 \\ 17 \\ -15 \end{pmatrix}$$

3 mal 2.Zeile zu 3.Zeile addieren

$$\begin{pmatrix} 1 & 0 & -7 \\ 0 & 1 & 5 \\ 0 & 0 & 12 \end{pmatrix} \cdot \begin{pmatrix} x_1 \\ x_2 \\ x_3 \end{pmatrix} = \begin{pmatrix} -20 \\ 17 \\ 36 \end{pmatrix}$$

2. Spalte ist umgewandelt

Elemet $A_{3,3}$ auf 1 bringen.
Division der 3.Zeile durch 12

$$\begin{pmatrix} 1 & 0 & -7 \\ 0 & 1 & 5 \\ 0 & 0 & 1 \end{pmatrix} \cdot \begin{pmatrix} x_1 \\ x_2 \\ x_3 \end{pmatrix} = \begin{pmatrix} -20 \\ 17 \\ 3 \end{pmatrix}$$

$$\begin{pmatrix} 1 & 0 & 0 \\ 0 & 1 & 5 \\ 0 & 0 & 1 \end{pmatrix} \cdot \begin{pmatrix} x_1 \\ x_2 \\ x_3 \end{pmatrix} = \begin{pmatrix} 1 \\ 17 \\ 3 \end{pmatrix}$$

(-5) mal 3.Zeile zu 2.Zeile addieren

$$\begin{pmatrix} 1 & 0 & 0 \\ 0 & 1 & 0 \\ 0 & 0 & 1 \end{pmatrix} \cdot \begin{pmatrix} x_1 \\ x_2 \\ x_3 \end{pmatrix} = \begin{pmatrix} 1 \\ 2 \\ 3 \end{pmatrix}$$

3. Spalte ist jetzt umgewandelt.

Die Koeffizientenmatix A ist jetzt in die Einheitsmatrix umgewandelt, der Vektor B enthält die Lösung: $x_1 = 1, \quad x_2 = 2, \quad x_3 = 3.$

4.1.3 Berechnung der Polynomkoeffizienten

Aus der Lösung des Gleichungssystemes müssen jetzt noch die Koeffizienten der Splinepolynome errechnet werden. Jedes Polynom hat die Form $ax^3 + bx^2 + cx + d$.

$$a_i = \frac{1}{6}(x_{i+1} - x_i)(B_i - B_{i-1})$$

$$b_i = \frac{1}{2}B_{i-1}$$

$$c_i = \frac{1}{x_{i+1} - x_i}(y_{i+1} - y_i) - \frac{x_{i+1} - x_i}{6}(B_i + 2B_{i-1})$$

$$d_i = y_i$$

4.1.4 Der Algorithmus in C

```
#include <stdio.h>

#define MAX 16

float Mat[MAX][MAX];                    // Matrix für Gauß
float MatX[MAX], MatY[MAX];             // Stützstellen
float MatA[MAX],MatB[MAX],MatC[MAX];    // Koeffizienten der Polynome
int n;                                  // Anzahl der Stützstellen

void Reset(void) {
// Alle Parameter zurücksetzen
int x,y;
   printf(''Reset\n'');
   n=0;
   for (x=0; x<MAX; x++)
   for (y=0; y<MAX; y++)
      Mat[y][x] = 0.0;
   for (x=0; x<MAX; x++) {
      MatX[x] = 0.0;
      MatY[x] = 0.0;
```

```
}

void MatMul(int Zeile, float Wert) {
// Eine Matrixzeile mit einem festen Wert multiplizieren
int i;
   printf(''MatMul : Zeile %i, Wert %10.5f\n'', Zeile, Wert);
   for (i=0; i<=n; i++)
      Mat[Zeile][i] *= Wert;
}

int Exchange(int Zeile) {
// Diagonalelement in Zeile Mat[Zeile,Zeile] ist Null. Da dieses Element
// aber auf 1 gebracht werden muß, würde es eine Division durch Null geben.
// Deshalb wird eine zweite Zeile gesucht, in der das Element Mat[x,zeile]
// ungleich Null ist. Diese beiden Zeilen werden jetzt miteinander
// vertauscht. Diese Zeile muss jedoch unterhalb der Zeile 'Zeile' liegen
// (x > Zeile). Wird keine solche Zeile gefunden, ist das Gleichungssystem
// nicht lösbar.
int y,i;
float f;

   for(y=Zeile+1; y<n; y++) {
      if (Mat[y][Zeile] != 0.0)
         break;                        // Zeile zum Vertauschen gefunden
   }
   if (Mat[y][Zeile]==0) return -1;   //Fehler, Gleichungssystem ist nicht lösbar

   printf(''Exchange : Vertausche Zeile %i und %i\n'',Zeile,y);
   // vertauschen
   for(i=0; i<=n; i++) {
      f=Mat[Zeile][i]; Mat[Zeile][i] = Mat[y][i]; Mat[y][i] = f;
   }
   return 0;
}

void MatAdd(int Ref, int Zeile) {
// Zeile 'Ref' wird zu Zeile 'Zeile' addiert.
// Vorher wird Zeile 'Ref' aber so multipliziert, daß nach der Addition
// das Element Mat[Zeile][Ref] zu Null wird. Die Multiplikation wird jedoch
// nur Prozedurintern ausgeführt, Zeile 'Ref' wird nicht verändert.
int i;
float Mul;

   Mul = Mat[Zeile][Ref]/Mat[Ref][Ref];
   for (i=0; i<=n; i++)
      Mat[Zeile][i] -= Mul*Mat[Ref][i];
}

int Loese(void) {
// Das Gleichungssystem nach der Gauß'schen Methode lösen
// Vorgehensweise: Die Matrix wird spaltenweise abgearbeitet. zuerst wird
//      Diagonalelement auf 1 gebracht; evtl. ist das Element 0,
//      dann muss mit einer Zeile getauscht werden, wo das Element
//      ungleich Null ist. Diese Zeile muss unterhalb der
//      aktuellen Zeile liegen. Wird keine Zeile zum Vertauschen
//      gefunden, ist das Gleichungssystem nicht lösbar.
//      Jetzt wird diese Zeile nach entspr. Multiplikation von
//      allen anderen Zeilen subtrahiert, un alle restlichen
```

```
//      Der Lösungsvektor steht dann in Spalte (n).
int x,y;
int err;

   for (x=0; x<n; x++) {
      if (Mat[x][x] == 0)
         if (Exchange(x)<0)           // Diag.element ist Null, zwei Z. vertauschen
            return -1;                // Fehler,kein Element zum Vertauschen gefunden
      MatMul(x, 1/Mat[x][x]);         // Diagonalelement auf 1 bringen
      for(y=0; y<n; y++) {
         if (x!=y)
            MatAdd(x,y);              // die Zeilen x und y so addieren,
                                      // daß das Element (yx)=0 wird
      }
   }
   return 0;
}

void PrintMat(void) {
// Matrix 'Mat' ausgeben
int x,y;

   for (y=0; y<n; y++) {
      for (x=0; x<= n; x++)
         printf(''%10.5f '',Mat[y][x]);
      printf(''\n'');
   }
   printf(''\n'');
}

void FillMat(void) {
// Das Gleichungssystem aufstellen
int i;
   for (i=1; i<=n; i++) {
      if (i>1)
         Mat[i-1][i-2] = (MatX[i] - MatX[i-1]);
      Mat[i-1][i-1] = 2*(MatX[i+1] - MatX[i-1]);
      if (i<n)
         Mat[i-1][i] = MatX[i+1] - MatX[i];
      Mat[i-1][n] = 6/(MatX[i+1]-MatX[i])*(MatY[i+1]-MatY[i]) -
           6/(MatX[i]-MatX[i-1])*(MatY[i]-MatY[i-1]);
   }
}

void MakeSpline(void) {
// Koeffizienten der Splinepolynome ausrechnen
int i;
float hi;                             // Abstand der X-Werte
float yi,yi1;                         // Koeffizienten der Funktion
float y_i, y_i1; // Koeffizienten der 2. Ableitung (aus LGS)

   for (i=0; i<=n; i++) {
      hi = MatX[i+1] - MatX[i];
      yi = MatY[i];
      yi1= MatY[i+1];

      if (i>0) {
         y_i = Mat[i-1][n];
```

```
      y_i = 0;
    if (i<n) {
      y_i1 = Mat[i][n];
    } else
      y_i1 = 0;

    MatA[i] = 1.0/6.0/hi * (y_i1 - y_i);    // Ai's berechnen
    MatB[i] = 0.5*y_i;    // Bi's
    MatC[i] = 1.0/hi*(yi1-yi) - hi/6.0*(y_i1 + 2.0*y_i);    // Ci's
  }
}

void PrintKoeff(void) {
// Koeffizienten der Polynome ausgeben
int i;
  printf(''\n--------------------\n'');
  for (i=0; i<=n; i++)
    printf(''%7.3f '',MatA[i]);
  printf(''\n'');
  for (i=0; i<=n; i++)
    printf(''%7.3f '',MatB[i]);
  printf(''\n'');
  for (i=0; i<=n; i++)
    printf(''%7.3f '',MatC[i]);
  printf(''\n'');
  for (i=0; i<=n; i++)
    printf(''%7.3f '',MatY[i]);
  printf(''\n'');
}

void Sort(void) {
// Stützstellen nach steigenden X-Werten sortieren
int i,j;
float f;

  for (i=n-1;i>0; i--)
  for (j=0;j<i; j++)
  if (MatX[j] > MatX[j+1]) {
    // vertauschen
    f=MatX[j]; MatX[j]=MatX[j+1]; MatX[j+1]=f;
    f=MatY[j]; MatY[j]=MatY[j+1]; MatY[j+1]=f;
  }
}


void Eingabe(void) {
int i;
  n=0;
  do {
    printf(''Anzahl der Stützstellen (3...%i) : '',MAX);
    scanf(''%i'', &n);
  } while ( n<3 || n>=MAX);

  for (i=0; i<n; i++) {
    printf(''Stützstelle %i :\nx= '',i); scanf(''%f'', &MatX[i]);
    printf(''y= ''); scanf(''%f'', &MatY[i]);
  }
  Sort();
```

```
void main(void) {
   Reset();
   Eingabe();
   n-=2;

   FillMat();                          // Koeffizienten für das Gleichungssystem
                                       // in die Matrix übertragen

   PrintMat();
   if (Loese()<0)
      printf(''Fehler\n'');
   PrintMat();
   MakeSpline();                       // Splinepolynome ausrechnen
   PrintKoeff();
   printf(''\n'');
}
```

4.1.5 Prozedurbeschreibungen

4.1.5.1 Globale Variablen

Mat: Diese Matrix enthält die Koeffizientenmatrix und den Lösungsvektor. Fast alle Funktionen greifen auf diese Matrix zu.

MatX: x-Werte der Stützstellen

MatY: y-Werte der Stützstellen

MatA, MatB, MatC: Speichern die Stützstellen der Splinepolynome. MatA speichert den kubischen Term, MatB den quadratischen Term, MatC den linearen Term. Der konstante Term wird nicht extra gespeichert, da der direkt aus den Stützstellen gelesen werden kann.

n: Anzahl der Stützstellen. Nach der Eingabe wird n um zwei dekrementiert, so daß n jetzt die Anzahl der Gleichungen im Gauß-Algorithmus angibt.

4.1.5.2 Reset

Parameter: keine

Rückgabe : keine

Funktion : Die Prozedur Reset dient zur Zurücksetzung aller wichtigen Programmparameter. Dies ist dann wichtig, wenn mehrere Berechnungen nacheinander erfolgen sollen, ist aber in dem Programm noch nicht möglich. Für jede Berechnung muß neu gestartet werden.

Aufruf von : main

4.1.5.3 MatMul

Parameter: Zeile (integer) Zeile, die zu multiplizieren ist
Wert(float) : Multiplikator

Rückgabe : keine

Funktion : Die Zeile "Zeile" wird Elementweise mit der Konstanten "Wert" multipliziert.

Aufruf von : Loese

Parameter: Zeile (integer) Zeile, die das kritische Nullelemet enthält

Rückgabe : -1 = keine Zeile zum Vertauschen gefunden, 0 = Vertauschung ok

Funktion : Die Zeile "Zeile" enthält in der Diagonalen eine Null. Da dieses Diagonalelement für den Gaußalgorithmus auf 1 gebracht werden muß, kann dieses nicht durch Multiplikationen sondern nur durch Vertauschungen (evtl. auch Addition mit einer anderen Zeile) erfolgen. Da die Zeilen oberhalb der Zeile "Zeile" bereits (teilweise) umgeformt sind, kann die entspr. Zeile nur unterhalb der aktuellen Zeile gefunden werden. Wird ein solcher Tauschpartner nicht gefunden (alle nachfolgenden Zeilen besitzen an der entsprechenden Position ebenfalls eine Null) wird -1 zurückgegeben. Damit ist das Gleichungssystem nicht lösbar. Konnte die Vertauschung korrekt erfolgen, wird 0 zurückgegeben.

Aufruf von : Loese

4.1.5.5 MatAdd

Parameter: Ref (integer) Referenzzeile
Zeile (integer) : zu verändernde Zeile

Rückgabe : keine

Funktion : Ein Vielfaches der Zeile "Ref" wird zu der Zeile "Zeile" addiert, so daß das Spaltenelement Mat[Zeile][Ref] zu Null wird. die Zeile "Ref" wird nicht verändert.

Aufruf von : Loese

4.1.5.6 Loese

Parameter: keine

Rückgabe : Lösbarkeit: 0 = Gleichungssystem konnte gelöst werden, -1 = keine Lösung möglich.

Funktion : Gleichungssystem nach der gauß'schen Methode lösen. Durch elementare Zeilenumformungen auf die Koeffizientenmatrix und den Lösungsvektor wird die Koeffizientenmatrix in die Einheitsmatrix umgeformt. Der Lösungsvektor enthält dann die Lösung. Die Umformung der Koeffizientenmatrix erfolgt spaltenweise. Zuerst wird geprüft, ob das Diagonalelement Null ist. Ist dieses der Fall, muß eine Vertauschung mit einer anderen Zeile erfolgen so daß dieses Diagonalelement ungleich Null wird (Funktion Exchange). Anschließend wird die Zeile mit dem Diagonalelement mit einer entspr. Konstanten so multipliziert, daß das Diagonalelement zu 1 wird (MatMul). Nun wird durch Addition eines Vielfachen dieser Zeile zu allen übrigen Zeilen die Spaltenelemente auf Null gebracht (Funktion MatAdd).

Aufruf von : main

Unterprogramme : Exchange(), MatMul(), Matadd()

4.1.5.7 FillMat

Parameter: keine

Rückgabe : keine

Funktion : Aufstellen der Koeffizientenmatrix und des Lösungsvektors aus den Stützstellen. Aus n Stützstellen können n-2 Gleichungen generiert werden, es müssen also mindestens 3 Stützstellen gegeben sein.

Aufruf von : main

Parameter: keine

Rückgabe : keine

Funktion : Aus dem Lösungsvektor des Gleichungssystemes werden die Splinepolynomkoeffizienten erzeugt.

Aufruf von : main

4.1.5.9 Sort

Parameter: keine

Rückgabe : keine

Funktion : Sortieren der Stützstellen nach steigenden x-Werten. Die Stützstellen können in beliebiger Reihenfolge eingegeben werden, der Algorithmus liefert jedoch nur dann korrekte Ergebnisse, wenn die Stützstellen nach steigendem x-Wert sortiert sind.

Aufruf von : main

4.1.5.10 PrintMat, PrintKoeff, Eingabe und main

Weniger wichtige Routinen

PrintMat: Ausgabe der Koeffizientenmatrix und des Lösungsvektors (zu Testzwecken)

Printkoeff : Ausgabe der erzeugten Splinepolynome

Eingabe : Eingabe der Stützstellen. Zuerst wird die Anzahl der Punkte angegeben, anschließend erfolgt die Eingabe der Stützstellen, zuerst der x-Wert, dann der y-Wert.

main : Das Hauptprogramm...

4.1.6 Aufwand

4.1.6.1 Speicheraufwand

Für die Aufstellung der Gleichungssysteme wird eine Matrix mit $(n+1)*n$ Elementen benötigt, die die Koeffizienten und den Lösungsvektor enthält. Obwohl die Koeffizientenmatrix Dreibandform hat, wird während des Gaußalgorithmus die gesamte Matrix benutzt, so daß hier keine "einfache" Vereinfachung möglich ist. Testläufe haben gezeigt, daß immer nur in der aktuellen Spalte Werte ungleich Null auftreten, alle anderen Elemente sind Null (bis auf die Diagonalen). Hier wäre eine Speichereinsparung möglich, indem man nur die drei Diagonalen sowie die Spalte mit den von Null verschiedenen Werten speichern würde. Dem steht jedoch ein sehr hoher Verwaltungsaufwand gegenüber so daß sich die Sache nicht lohnen würde. Was in der Matrix gespart wird, geht durch zusätzlichen Programmkode wieder verloren und verschlechtert außerdem die Laufzeit. Der Speicheraufwand beträgt also $\mathbf{O(n^2)}$.

4.1.6.2 Zeitaufwand

Der Aufwendigste Teil ist die Lösung des Gleichungssystemes nach der Gaußmethode in der Funktion *Loese*. Jedes Element der Matrix muß mindestens einmal bearbeitet werden, da es entweder auf "1" gebracht wird, wenn es ein Diagonalelement ist oder auf "0" wenn es außerhalb der Diagonalen liecht. Bei genauer Betrachtung des Programms erkennt man in der Funktion *Loese* zwei geschaltelte *for*-Schleifen. In diesen Schleifen wird die Funktion *MatAdd* aufgerufen, die ihrerseits auch eine *For*-Schleife enthält. Die *Loese*-Funktion entält also drei geschaltelte *For*- Schleifen, die alle n Durchläufe besitzen; Zeitaufwand $\mathbf{O(n^3)}$.

Dieser Algorithmus geht vom folgendem Ansatz aus:

$\frac{\partial^2 S_i}{\partial x^2}(x) = M_{i-1}\frac{x_i - x}{h_i} + M_i\frac{x - x_{i-1}}{h_i}$,
mit $h_i = x_i - x_{i-1}$.
Daraus folgt :
$S_i(x) = M_{i-1}\frac{(x_i - x)^3}{6h_i} + M_i\frac{(x - x_{i-1})^3}{6h_i} + A_i(x - x_{i-1}) + B_i$.
Mit $B_i = y_{i-1} - M_{i-1}\frac{h_i^2}{6}$
und $A_i = \frac{y_i - y_{i-1}}{h_i} - \frac{h_i}{6}(M_i - M_{i-1})$

Zu lösen ist das folgende Gleichungssystem:

$$\begin{pmatrix} \frac{h_1+h_2}{3} & \frac{h_2}{6} & \dots & 0 \\ \frac{h_2}{6} & \frac{h_2+h_3}{3} & \frac{h_3}{3} & \\ \vdots & \ddots & \ddots & \ddots \\ 0 & & \frac{h_{n-1}}{6} & \frac{h_{n-1}+h_n}{3} \end{pmatrix} \cdot \begin{pmatrix} M_1 \\ M_2 \\ \vdots \\ M_{n-1} \end{pmatrix} = \begin{pmatrix} f_1 \\ f_2 \\ \vdots \\ f_{n-1} \end{pmatrix}$$

mit $f_i = \frac{y_{i+1} - y_i}{h_{i+1}} - \frac{y_i - y_{i-1}}{h_i}; \quad i = 1, \dots, n-1; M_0 = M_n = 0.$

4.2.1 Lösen des Gleichungssystemes $A \cdot M = f$

$$Sei \quad A = \begin{pmatrix} d_1 & c_1 & \dots & 0 \\ b_2 & d_2 & c_2 & \\ & b_3 & d_3 & c_3 \\ \vdots & \ddots & \ddots & \ddots \\ 0 & & b_{n-1} & d_{n-1} \end{pmatrix}$$

Wir machen den Ansatz $A = L \cdot R$, mit den Matrizen

$$L = \begin{pmatrix} \alpha_1 & 0 & \dots & 0 \\ \beta_2 & \alpha_2 & 0 & \vdots \\ \vdots & \ddots & \ddots & 0 \\ 0 & & \beta_n & \alpha_n \end{pmatrix}, R = \begin{pmatrix} 1 & \gamma_1 & \dots & 0 \\ & 1 & \gamma_2 & \vdots \\ \vdots & \ddots & \ddots & \gamma_{n-1} \\ 0 & & & 1 \end{pmatrix}$$

Für das Matrizenprodukt $L \cdot R$ erhalten wir:

$$L \cdot R = \begin{pmatrix} \alpha_1 & \alpha_1\gamma_1 & 0 & \dots & 0 \\ \beta_2 & \beta_2\gamma_1 + \alpha_2 & \alpha_2\gamma_2 & 0 & \dots \\ & \beta_3 & \beta_3\gamma_2 + \alpha_3 & \alpha_3\gamma_3 & 0 \\ 0 & & \ddots & \ddots & \end{pmatrix}$$

Koeffizientenvergleich liefert:
$b_i = \beta_i \qquad i = 2, 3, \dots, n \qquad (1)$
$c_i = \alpha_i \cdot \gamma_i; \qquad i = 1, 2, \dots, n-1 \qquad (2)$
$\alpha_1 = d_1 \qquad (3)$
$d_i = \beta_i\gamma_{i-1} + \alpha_i; \qquad i = 2, 3, \dots, n \qquad (4)$

- Nach (1) sind β_i $(i = 2, \dots, n)$ und α_1 bekannt.

- Es sei $\alpha_i (i \geq 1)$ schon berechnet
  Aus (2) folgt

$\gamma_i = \frac{c_i}{\alpha_i}$
und daraus mit (4)
$\alpha_{i+1} = d_{i+1} - \beta_{i+1}\gamma i$

4.2.2 Algorithmus:

$\alpha_1 = d_1$
$\gamma_1 = \frac{c_1}{d_1}$
FOR i=2 TO n-1 DO
BEGIN
$\alpha_i = d_i - \beta_i\gamma_{i-1}$;
$\gamma_i = \frac{c_i}{\gamma_{n-1}}$;
END
$\alpha_n = d_n - \beta_n\gamma_{n-1}$

Wir definieren die Hilfsvariable $z = R \cdot M$. Damit erhalten wir:

$$L \cdot z = f$$

Das Lösen dieses Systems erfolgt durch Vorwärtssubstitution. Danach ist z bekannt. Löse nun durch Rückwärtssubstitution das System $R \cdot M = z$

4.2.3 Zusammenfassung:

1. Berechne $L \cdot R$ zerlegung
2. Löse $L \cdot z = f$
3. Löse $R \cdot M = z$.

Kapitel 5

Der Coprozessor

5.1 Ablauf einer Splineberechnung

Von der hochkomplizierten Kommunikation zwischen Integer Unit (IU / Prozessor) und Special Function Unit (SFU / Koprozessor) sowie Interface und Rechenkern bekommt ein Softwareprogrammierer erst mal nichts mit. Dafür steht eine Library zur Verfügung, die die Parameter der Funktionen in korrekte Assemblerbefehle umsetzt.

Die IU schickt die Daten an das Interface der SFU. Dort werden sie in einer 4 Stufigen Pipeline dekodiert und auf den SFU internen Datenbus gelegt. 8 Eingaberegister, die sowohl von der IU als auch vom Rechenkern beschrieben werden können, lauschen am Bus, ob die Daten für sie bestimmt sind und übernehmen sie gegebenfalls. Das jeweilige Valid–Flag des Registers wird gesetzt, damit der Rechenkern mit den anliegenden Daten die Berechnung durchführen kann. Dabei werden die Zwischenergebnisse in den Eingaberegister bzw. der SRAM–Karte zwischengespeichert. Dies geht nur so lange, wie das Valid–Flag der Eingaberegister nicht zurückgesetzt wird. Solange kann aber auch die IU keine neue Daten zur SFU schicken.

Das fertige Ergebnis wird nach und nach als 4er Tupel in die 4 Ausgaberegister geschrieben, sobald die vorherigen Daten von dem Interface an die IU weitergeleitet wurden. Nachdem der Rechenkern alle 4 Register beschrieben hat, wird das Valid–Flag der Ausgaberegister auf '1' gesetzt. Die SFU setzt es wieder auf '0', sobald die IU alle 4 Werte bekommen hat. Der Rechenkern kann dann die nächsten Werte schreiben.

Wenn die Library feststellt, das der Rechenkern fertig ist, fordert sie die Ergebnisse von der IU an. Diese schickt die entsprechenden Signale an die IU. Sollte der Rechenkern noch nicht so weit sein, hält die SFU die IU an, bis die ersten 4 Werte in den Ausgaberegistern stehen. Diese werden dann an die IU durchgereicht.

5.2 Interface

5.2.1 Von den ersten Entwürfen bis zum endgültigen Kern

Das Interface hat die Aufgabe, von der IU die Daten zu übernehmen bzw. bereitzustellen. Dazu gehöhrt auch, auf Anfragen der IU die richtigen Signale zu setzen oder die IU anzuhalten, wenn der Rechenkern noch nicht fertig ist. Sie übernimmt die komplette Kommunikation mit der IU.

Am Anfang standen wir vor der Entscheidung, ob wir das Interface von Wolfram Hardt übernehmen oder ein eigenes Entwickeln sollten. Das Interface von W. Hardt war eigentlich für mehrere Rechenkerne in einem Chip entworfen worden, in dieser Hinsicht also überdimensioniert.

Für ein eigenes Interface sprach zum einen, das die größte Einarbeitungszeit in einen fremden Code entfiel, von dem der Original Autor uns auch nicht mehr Helfen konnten. Anstatt ein aufgeblähtes Interface abzuspecken, wollten wir ein kleines, schlankes und schnelles Interface entwickeln, da wir auch schon Engpässe auf dem Hardwareemulator vorraussahen. Aus diesem Grund wurden auch die Register von 32 auf 24 Bit gekürzt.

An dieser Stelle sei einer der vielen verworfenen Vorschläge ausgeführt. Mit jeder Woche wurde ein neuer Interfacevorschlag geliefert, der aufgrund von in der Sitzung neu definierten Anforderungen wieder verworfen wurde. Die Idee von der Pipline des Hardt'schen Interfaces sollte übernommen werden. Da der Rechenkern als Startbedingung für seine Berechnung nur das Vorhandensein von gültigen Werten in den Registern voraus setzt, muß eine Information darüber verwaltet werden. Hierzu gibt es eine Register-Control-Unit. Diese verwaltet den Zugriff auf die 32 Datenregister. Gleichzeitig setzt sie die Zustände in dem Registermonitor auf gültig bzw. ungültig. Es werden hierbei zwei Registermonitore unterschieden:

- Registermonitor READ
- Registermonitor WRITE

Beide Registermonitore bestehen aus 32-Bit Registern, die bitweise interpretiert werden: 0 = Daten ungültig, und 1 = Daten gültig. Der READ - Monitor setzt Werte für vom Datenbus gelesene Daten (also für die ALU wichtig). Das andere Register wird gesetzt wenn Daten von der ALU in die Register zurück geschrieben werden (d.h. es liegen Ergebnisse vor). Die Monitorwerte werden dann nach dem Auslesen jeweils zurück gesetzt. Das Registerfile wird auf beiden Seiten über einen Multiplexer gesteuert. Die genaue Adressierung wird von der RCU geregelt. Der davor geschaltete Multiplexer ist für den Zugriff auf den Datenbus nötig. Er wird ebenfalls von der RCU gesteuert. Sollen Daten von der ALU aus in die Register geschrieben werden, so wird jeweils die read oder write Leitung gesetzt und auf die Adreßleitung die Nummer des gewünschten Registers gelegt. Ein LOAD in die Register verläuft ähnlich. Hier wird nur die Adreßleitung von der WRITE-Stufe der Pipline gesetzt. Das Auslesen der Register mittels STORE - Befehl geschieht dann analog. Das Schaltbild stellt den genauen Leitungsverlauf dar.



Abbildung 5.1: Registermodell

Den Ausschlag für das Hardt'sche Interface gab dann letztendlich der Druck von oben und die Tatsache, daß es bereits simuliert, synthetisiert und auf den Emulator geladen worden war. Hätten wir mehr über die Kriterien gewußt, unter denen das damals gemacht worden war, unsere Entscheidung hätte anders gelautet.

Die weitere Entwicklung lief grob in 5 Stufen ab. Als erstes wurde das Interface simuliert, um damit vertraut zu werden. Dabei stellte sich schon heraus, das noch sehr viel Zeit in das Interface gesteckt werden muß, um es benutzen zu können.

In der zweiten Phase wurde dann der SFU interne Datenbus mit den Registern umgeschrieben. Der Code für die Verwaltung mehrerer Rechenkerne wurde entfernt, die Befehle der SFU auf die nötigsten abgesteckt. Die Register wurden an die neuen Anforderungen angepaßt neu implementiert, so daß die Eingaberegister auch von dem Rechenkern zu beschreiben sind. Gleichzeitig wurde die Testumgebung bedeutend verbessert sowie ein Dummy Rechenkern zum Testen geschrieben.

Dann wurde in der dritten Phase angefangen, den bisherigen Code zu synthetisieren und auf den Emulator zu laden. Gleichzeitig wurden die Pipelinestufen der SFU neu implementiert, damit zum einen die Pipline auch ihrem Namen gerecht wurde, zum anderen überhaupt das Timing zur IU stimmt. Die Synthese bereitete am Anfang keine Probleme, diese tauchten erst bei der Arbeit mit dem InCA auf. Dieser braucht PAD–Zellen für den Anschluß der externen Pins an den SFU–Bus. Zu diesem Zeitpunkt erfuhren wir dann auch, unter welchen Prämissen das Interface entwickelt worden war: Hautsache, man sieht etwas. Alle Warnungen und Fehlermeldungen wurden unterdrückt. Die dann auf den Emulator geladene Netzliste war weder lauffähig noch konnte sie von außen angesprochen werden, was eigentlich durch eine Sparc realisiert werden sollte.

Es folgte der Umstieg auf die ES2 Library, die die von InCA benötigten PAD–Zellen enthält. Nach Anpassungen am Design, die in **„Der steinige Weg von VHDL nach EDIF“** näher erläutert werden, existiert nur noch ein Problem. InCA beschwert sich, daß der Datenbus, der die IU mit der SFU verbietet, interne und externe Signale verbindet.

Während der ganzen Zeit stellte sich uns noch ein anderes Problem: Wir hatten keinen Prozessor, der einen zweiten Koprozessor unterstützt. Unsere erste Lösung sah vor, daß die SFU am Bus lauscht und ein bestimmtes Bit betrachtet. Bei gesetztem Bit sollte es sich dann um einen SFU Befehl halten. Eine externe Logik sollte dann die Leitungen zwischen der normalen FPU und der SFU umschalten. Die Lösung mußte verworfen werden, da das vermeintliche unbenutzte Bit doch von einigen Befehlen benutzt wird. Außerdem gestaltete sich die Umschaltung als zu kompliziert in Hinsicht auf das Busprotokoll. Zum Glück fand sich dann nach dem (legalen ?!? - 'Im EX.XXX steht doch auch noch eine SUN1+, laß uns mal nachschauen ...') Öffnen von einigen Rechnern unserer UNI, doch noch eine CPU, die den zweiten Koprozessor unterstützt, wenn auch nur mit Hilfe von Patches und kleineren Hardwarebasteleien.(An dieser Stelle ein dickes Dankeschön an Wolfram Hardt und Detlef (dkw), die das Suchen und den Umbau der SUN vorgenommen haben.)

5.2.2 Schnittstelle zwischen SFU–Bus und Kern

5.2.2.1 Belegung des SFU–Busses

Die nachfolgenden Tabellen 5.1 und 5.2 beschreiben die Leitungen aus Abbildung 5.2.

5.2.2.2 Bus–Protokoll

Zuerst wird er Begiff *aktivieren* erklärt, da er im Folgenden häufiger auftritt. Aktivieren sei demnach wie folgt definiert:
Die entsprechende Leitung soll von einer fallenden Taktflanke, bis zur nächsten fallenden Taktflanke auf logisch '1' gehalten werden und anschließend auf logisch '0' gezogen werden. Die entsprechenden Daten- oder Adressleitungen müssen selbstverständlich ihren Zustand behalten, bis die aktivierte Leitung wieder auf logisch '0' liegt.

Signal	Beschreibung SFU Bus
RD[31:0]	Bidirektionale Datenleitung des SFU Busses.
RWA[4:0]	Auswahl des zu beschreibenden Registers.
RRA[1:0]	Auswahl des zu lesenden Ergebnisregisters.
RWR	Wenn diese Leitung aktiv ist (RWR='1'), wird das Datum auf RD in das durch RWA adressierte Register geschrieben und das Valid Bit gesetzt.
RRD	Wenn diese Leitung aktiv ist (RRD='1'), wird der Wert des vorher mit RWA adressierte Register auf den Bus RD gelegt, ansonsten ist der Registerausgang hochohmig.
RVALID	Rechenwerk teilt dem SFU Controller mit, das alle 4 Ergebnisse in den Ausgaberegistern stehen.
RRV	Reset RVALID, setzt das Valid Bit für die Ausgaberegister zurück.
RESET	Prozessorreset, das Validflag wird zurückgesetzt.
CLK	Clocktakt der SFU.

Tabelle 5.1: Signale der Eingaberegister

Signal	Beschreibung Rechenkern
VALID	Auf dieser Leitung liegt das Validbit des Registers an.
WRITE[31:0]	Datenleitung vom Rechenkern zum Register, zum schreiben.
READ[31:0]	Datenleitung vom Rechenkern zum Register, zum lesen.
SET	Rechenkern teilt dem Register mit, das es die Daten von WRITE übernehmen soll.
RV	Reset Valid, dieses Signal wird vom Rechenkern benutzt, um das Valid Flag im Register zu löschen.
RESULT[31:0]	Datenleitung vom Rechenkern zum Ausgaberegister
SR	Set Result, damit teilt das Rechenwerk dem Ausgaberegister mit, das es den anliegenden Wert übernehmen soll.
SRV	Set RVALID, setzt das Valid Bit für die Ausgaberegister.
CLK	Clocktakt der SFU.

Tabelle 5.2: Signale der Ausgaberegister

- Interface:

  Die RRV-Leitung muß für die Dauer eines Systemzyklus auf logisch '1' gelegt werden.

- Rechenkern:

  Die RV-Leitung muß für die Dauer eines Systemzyklus auf logisch '1' gelegt werden.

Input-Register vom Interface beschreiben:

1. Adresse des Registers auf RWA legen
2. Daten auf RD legen
3. zur Datenübernahme RWR aktiviern

Input-Register vom Rechenkern lesen:

1. warten bis VALID auf logisch '1' liegt
2. Daten von den READ-Leitungen des entsprechenden Registern lesen

Input-Register vom Rechenkern schreiben:

1. warten bis VALID auf logisch '1' liegt
2. Daten auf WRITE-Leitungen legen
3. SET aktivieren

Output-Register vom Rechenkern beschreiben:

1. warten bis RVALID auf logisch '0' liegt
2. Daten auf die RESULT-Leitungen legen
3. SET-Result aktivieren
4. wenn das Ergebnis vollständig im Output-Registersatz ist, dann SRV aktivieren

Output-Register vom Interface lesen:

1. warten, bis RVALID auf logisch '1' liegt
2. Registeradresse auf RRA legen
3. RRD aktivieren
4. Daten von RD lesen
5. wenn alle Daten gelesen, dann RRV aktivieren

5.2.2.3 Die Register

Da die Register vom Rechenkern beschrieben werden sollen muß ein Multiplexer den Zugriff regeln. Zunächst aber verfügt jedes Register über eine Erkennungseinheit (ICH). Diese liest den Adressbus der Register und setzt entsprechend den Multiplexer bzw. das Select der Result-Register. Die Result-Register sind Simpler, da sie nur vom Rechenkern beschrieben werden. Soll ein Wert gelesen werden, so wird der Wert nur dann geliefert, wenn der Rechenkern diesen als gültig (valid) definiert hat. Ist dieser Wert gelesen, so kann das Vaildbit zurückgesetzt werden, damit der Rechenkern wieder schreiben kann.
Die Operanden-Register sind aufwendiger. Sind die Werte vom Interface aus geschrieben, so wird ein Vaildbit für den Rechenkern gesetzt. Der Rechenkern kann dann seinerseits das Register über die Write-Leitungen beschreiben. Vorher muß er aber die RV-Leitung betätigen, damit der Multiplexer umschaltet. Über die ENable-Leitung wird bestätigt, daß die Werte gültig sind. Da der Bus von 32 auf 24 Bit gekürzt wurde, haben die entsprechenden Komponenten auch nur eine Breite von 24 Bit. Eine genaue Übersicht ist in der Schemaskizze des Interfaces zu sehen.

5.2.3.1 Die Pipeline

Die Pipeline eines Coprozessors für einen Sparc muß aus 4 Stufen bestehen, da die Pipeline der Integer–Unit auch vierstufig ist. Die Entwicklung unseres Coprozessorinterfaces orientierte sich an der Pipeline der Sparc-FPU, die laut SUN kompatibel mit der Coprozessorpipeline ist.
Im folgenden werde ich den Aufbau der Pipeline beschreiben. Die Sourcen des Coprozessorinterfaces im Anhang werden dem Leser zum parallellesen empfohlen.

5.2.3.1.1 Decode–Phase

Decode–Phase

In dieser Phase werden, wie der Name schon sagt die Befehle decodiert.
Es gibt 3 Befehle:

1. Der RESET–Befehl
2. Der LDC–Befehl
3. Der STC–Befehl

Liegt das INST–Signal der Integer Unit (IU) auf '1' so signalisiert dies der Decode–Phase, daß ein Befehl auf dem Datenbus anliegt.
Der RESET–Befehl löst einen internen Coprozessorreset aus, mit dem der Prozessor softwaremäßig zurückgesetzt werden kann. Dieser Befehl wird komplett in der Decode–Phase ausgeführt.
Die Decode-Phase besitzt zwei Pufferregister in denen ankommende Befehle zwischengespeichert werden. Handelt es sich um einen LDC– b.z.w. um einen STC–Befehl, so wird der Befehl in Puffer 2 durch den Befehl in Puffer 1 überschrieben und in Puffer 1 wird der neue Befehl abgelegt. Kommt irgend ein anderer Befehl, den der Coprozessor nicht kennt, so wird in Puffer 1 ein CNOP abgelegt (Bit 4 wird auf '1' gesetzt). Dieses Vorgehen soll Fehlinterpretationen in den nachfolgenden Pipelinestufen ausschließen. Ist Bit 4 auf '0' gesetzt handelt es sich immer um einen gültigen Befehl. Und zwar bei Bit 3 gleich '0' um einen LDC–Befehl und bei Bit 3 gleich '1' um einen STC–Befehl.
Ist das CINS1– oder CINS2–Signal der IU aktiv, so wird entweder der Befehl aus Puffer 1 oder der aus Puffer 2 in die Coprozessorpipeline geschoben.

5.2.3.1.2 Execute–Phase

Execute–Phase

In der Execute–Phase werden hauptsächlich Verwaltungssachen erledigt. Hier wird vorsorglich CCC auf "00" gesetzt.
Mit dem HOLD–Signal kann die gesamte Coprozessorpipeline angehalten werden. Mit FLUSH kann die IU die gesamte Coprozessorpipeline leeren, z.B. vor einem Kontextswitch. Ist weder HOLD noch FLUSH aktiv, so wird der Befehl aus der Inputpipeline einfach in die Outputpipeline durchgeschoben. Bei einem FLUSH wird der gerade angekommene Befehl durch ein CNOP überschrieben und in die Outputpipeline weitergeleitet.

Handelt es sich bei dem aktuellen Befehl um einen STC–Befehl, so wird in dieser Stufe überprüft, ob nicht schon ein eventuell früher beschriebenes Register nocheinmal beschrieben werden soll. Ist dies der Fall, so wird HOLD so lange aktiviert, bis das Register vom Rechenkern ausgelesen wird, d.h. die Pipeline steht so lange still.

5.2.3.1.3 Write–Phase

Die Write–Phase führt im wesentlichen nur den STC–Befehl aus. Bei steigender Taktflanke wird die Adresse auf RRA gelegt. In einem Statusregister wird registriert, welche Register bereits ausgelesen worden sind. Sind alle Registerbits auf '1', so wird RRV auf '1' gesetzt und das Statusregister zurückgesetzt um dem Rechenkern zu signalisieren, daß alle Register gelesen wurden und jetzt von ihm neu beschrieben werden können.
Bei fallender Taktflanke wird das Datenwort, das dann an RD anliegt auf den Datenbus gelegt. Handelt es sich nicht um einen STC–Befehl, so wird die Stufe vom Datenbus durch anlegen von "ZZZ..." abgekoppelt.
Bei einem HOLD wird die ganze Stufe angehalten und bei einem FLUSH wird der aktuelle Befehl genau wie in der Execute–Phase durch ein CNOP ersetzt.

5.2.3.1.4 Write–Hold–Phase

Write–Hold–Phase

Die Write–Hold–Phase führt den LDC–Befehl aus. Bei einem LDC–Befehl werden die auf dem Datenbus liegenden Daten in das durch RWA adressierte Register geschrieben.
War der letzte ausgeführte Befehl auch ein LDC und liegt jetzt HOLD auf '1', so handelt es sich um einen Cache–Miss und es muß gewartet werden bis MDS auf '1' liegt. Der Wert, der dann auf dem Datenbus liegt ist dann erst gültig und dieser wird dann über den alten falschen Wert geschrieben.

5.3 Kern

5.3.1 Der Algorithmus in SPeeDCHART

Als Grundlage für die Entwicklung des Rechenkerns wurde der in Kapitel 4.2 vorgestellte O(n)-Algorithmus verwandt. Dieser wurde quasi eins-zu-eins in SPeeDCHART eingegeben.
In der obersten Ebene wurde eine Unterteilung in die vier Zustände Eingabe, Berechnung, Ausgabe und Reset vorgenommen. Diese Zustände beinhalten jeweils einen Subgraphen, der den entsprechenden Teil des Algorithmus repräsentiert. Die Berechnung ist aufgrund ihrer Komplexität noch weiter gegliedert.

In der ersten Entwicklungsphase wurde zunächst der Algorithmus in seinen einzelnen Schritten eingegeben. Hierbei entsprach jeder Zustand dem Zustand des Algorithmus nach einem Rechenschritt, wobei ein Rechenschritt durchaus aus komplexeren Operationen bestehen konnte. In dieser Phase wurde auch noch der Datentyp float verwendet, um genauer feststellen zu können, ob die Rechnung korrekt ist.

In der nächsten Phase wurden die float-Operationen durch die entsprechenden Befehle zur Ansteuerung der Rechenwerke ersetzt. Hierbei war eine große Schwierigkeit, die Rechenwerke jeweils möglichst gut auszulasten, damit maximale Parallelität erreicht werden kann. Hierdurch ergaben sich wiederum Probleme bei der Registerzuteilung, da auch diese nach Möglichkeit optimal genutzt werden sollten.
Da einige Rechenoperationen mehrere Takte andauern, wuchs in dieser Phase die Anzahl der Zustände erheblich. Es war nötig bei jedem Takt in einen neuen Zustand zu wechseln und nicht, wie vorher, nur nach jeder Operation. Durch diesen Zuwachs an Zuständen litt die Übersichtlichkeit so erheblich, daß es eigentlich nur noch für den jeweiligen Entwickler möglich ist, das entstehende Diagramm zu verstehen. Durch diesen Umstand wurde die Gruppenarbeit erheblicht eingeschränkt. Da die Abläufe sehr stark ineinander verschränkt sind, wurde auch keine Möglichkeit gesehen, die Diagramme weiter in Subdiagramme zu unterteilen.

In der abschließenden Phase wurde nun noch der Anschluß an die SRAM-Karte (siehe Kapitel 5.3.3) realisiert. Hierzu wurde der vorher vorhandene interne Speicher aus der Beschreibung entfernt und stattdessen die Operationen zur Ansteuerung der SRAM-Schnittstelle eingesetzt.

Zur Realisierung in VHDL läßt sich eigentlich nur kurz sagen, daß das von SPeeDCHART automatisch erstellte VHDL-File benutzt wurde. Leider konnten dieses File nicht sofort in Synopsys benutzt werden, sondern es waren noch einige systematische Fehler zu beheben. In erster Linie waren dies Änderungen der verwendeten Datentypen. Zum einen wurden Datentypen benutzt, die nicht definiert waren, weder im Code noch in der Library, und zum anderen mußten einige Datentypen abgeändert werden, um die Kompatibilität zu den anderen Komponenten herzustellen.
Danach konnte der VHDL-Code für die weitere Bearbeitung unter Synopsys benutzt werden.

5.3.3 Die SRAM-Karte

Zur Reduzierung des Resourcenverbrauchs auf dem Emulator INCA haben wir beschlossen, auf eine hardwaremäßige SRAM-Karte zurückzugreifen.

Diese Karte emuliert einen Speicher mit Lese- und Schreibzugriffen im 8-, 16- oder 32-Bit-Modus. Für unsere Projekt benutzen wir den 32-Bit-Modus, jedoch reduziert auf 24 Bit, wobei wir eben 8 Leitungen unbenutzt lassen. Damit erreichen wir eine Verkleinerung der notwendigen Schnittstelle zwischen unserer SFU und der SRAM-Karte.

Als Daten fallen sowohl die Stützstellen als auch Zwischen- und Endberechnungswerte an, die nicht gleichzeitig in den vorhandenen Registern gehalten werden können und daher auf der SRAM-Karte zwischengespeichert werden.

Für die Benutzung der Karte existiert ein kleines Paper mit den notwendigen Informationen zum Ansprechen der Ports. Darin enthalten ist natürlich auch die Bedeutung der einzelnen Pins und deren Verwendung. Für weiteres möchte ich auf dieses Paper von Wolfram Hardt verweisen.

Da wir das Projekt nicht ganz bis zur Emulation führen konnten, ist auch die praktische Einbindung der SRAM-Karte auf der Strecke geblieben. Mit SPeeDCHART wurde eine theoretische Einbindung (Files: SRAM.*) nachgebildet, jedoch nicht vollständig verifiziert.

5.4 Rechenwerke

5.4.1 Einleitung

Nachdem der Algorithmus weitgehend strukturiert war, stellte sich die Frage, welche Rechenwerke wir benötigen würden. Es stellte sich heraus, daß wir einen Multiplizierer, einen Dividierer (beide für Fließkommazahlen), und jeweils einen Integer–Addierer und einen Float–Addierer programmieren mußten. Um den Algorithmus effizient parallelisieren zu können, planten wir von jedem Rechenwerk mehrere Exemplare ein (beispielsweise wünschten wir uns bis zu 16 Multiplizierer). Da der zur Verfügung stehende Platz für ein solches Unternehmen aber nicht einmal annähernd ausreichte, waren wir später gezwungen, von jedem Rechenwerk nur ein Exemplar zu installieren.

5.4.2 Addierer

Da wir irrigerweise davon ausgingen, daß der Addierer die relativ einfachste Struktur besitzt, starteten wir, um die allgemeine Vorgehensweise zu lernen, mit diesem Rechenwerk. Der Integer–Addierer wurde unter Zusammenarbeit aller Gruppenmitglieder entworfen, was unter Verwendung des SGE relativ problemlos geschah.
Was wir im Hinblick auf den Float–Addierer nicht vorausgesehen hatten war, daß vor dem eigentlichen Addiervorgang die Exponenten angeglichen werden mußten. Dieser Schritt war sowohl beim Multiplizierer, als auch beim Dividierer nicht erforderlich, weshalb sich eines dieser Rechenwerke besser als Einstieg geeignet hätte.
Nach dem eigentlichen Additionsschritt ist es erforderlich, das Ergebnis zu normalisieren.
Der Float–Addierer wurde dann modulweise mit dem SGE erstellt. Hierfür mußten sukzessive folgende

5.4.3 Multiplizierer

Der Multiplizierer wurde ebenso wie der Addierer unter Verwendung des SGE modulweise erstellt. Um zwei Fließkommazahlen miteinander zu multiplizieren, müssen die Mantissen multipliziert und die Exponenten addiert werden. Es wurden folgende Komponenten definiert:
Es konnte hier leider nicht der Normalisierer des Addierwerkes übernommen werden, da das Ergebnis des Multipliziervorganges eine 32 Bit lange Binärzahl ist, während der Addierer nur eine 16 Bit lange Binärzahl liefert. Der Normalisierer wurde deshalb komplett in VHDL geschrieben. Leider trat beim synthetisieren des Normalisierers ein Fehler auf, welcher auf die benutzte while–Schleife zurückzuführen war. Da der Fehler mit konventionellen Mitteln nicht zu beheben war, sahen wir uns gezwungen, die while–Schleife durch sequentielle Abfragen zu ersetzen. Dies geschah durch 32 ineinander geschachtelte if–Abfragen.
Als der Multiplizierer fertig synthetisiert war, kam von Lars Werner die Anregung, ihn doch komplett in VHDL zu programmieren, wobei der Normalisierer aus dem " modularen " Multiplizierer übernommen wird und der eigentliche Multiplizierer durch zwei Zeilen VHDL–Code zu beschreiben ist. Diese zwei Zeilen VHDL–Code ergeben sich dadurch, daß

- die Bitvektoren der Mantissen in Integer–Zahlen umgewandelt werden, diese Zahlen multipliziert werden, das Ergebnis wieder in einen Bitvektor umgewandelt wird und
- die Bitvektoren der Exponenten in Integer–Zahlen umgewandelt werden, diese Zahlen addiert werden, das Ergebnis wieder in einen Bitvektor umgewandelt wird.

Da nach der Synthese des VHDL–Multiplizierers klar war, daß dieses Rechenwerk wesentlich weniger Gatter als das modular aufgebaute benötigen würde, entschlossen wir uns dazu, diesen Multiplizierer zu verwenden.

5.4.4 Dividierer

In diesem Abschnitt soll der Dividierer vorgestellt werden. Dieses Rechenwerk wurde mit Hilfe des Tools "sge" konstruiert. Eine direkte Beschreibung in Vhdl, wie es bei den vorangehenden Rechenwerken vorgenommen wurde, war leider nicht möglich. Das Problem lag darin, daß man in Vhdl nur die Division einer Zahl durch eine Konstante beschreiben kann. Da aber der Divisor keine Konstante ist, konnten auf dieses Verfahren nicht zurckgegriffen werden. Der Dividierer wurde aus den folgenden Komponenten zusammengesetzt:

- 8–Bit–Subtrahierer
- ein Normalisierer
- Integer–Dividierer
- ein NAND2–Gatter
- ein Zero–Element
- sowie ein Clock–Signal und ein Init–Signal

Es folgt nun eine Erläuterung des Zusammenspiels der einzelnen Komponenten, und daran anschließend folgt eine Erläuterung zur Funktionsweise des Integer–Dividierers. Zuerst einmal haben wir als Eingabe je zei 16–Bit Mantissen und zwei 8–Bit Exponenten. Die beiden Mantissen werden mit dem Integer–Dividierer und die beiden Exponenten werden mit dem Subtrahierer bearbeitet. Anschließend werden beide Ergebnisse an den Normalisier übergeben. Für das endgültige Ergebnis bleibt dann noch das Vorzeichenbit zu bestimmen. Dies wurde durch eine NAND2–Verknüpfung der Vorzeichenbits des Divisors und des Dividenden realisiert. Abschließend sei noch angemerkt, daß wir für den Integer–Dividierer noch ein Clock– und ein Init–Signal benötigten. Das Clock–Signal dient dabei der Taktung

wurde für die Initialiserung des Normalisierers gebraucht.
Die wichtigsten Bestandteile des Integer–Dividierers sind zum einem die sogenannten Dividierzellen und Register. Bei der Form des Dividierers haben wir uns auf eine abgewandelte Form des kombinatorischen Dividierers geeinigt. Diese abgewandelte Form besteht darin, daß nur zwei Stufen des kombinatorischen Dividierers realisiert wurden. Die in diesen Stufen errechneten Zwischenergebnisse werden dann in Registern gespeichert, bevor Sie weiterverwendet werden. Bei der Speicherung in Registern ist zu beachten, daß die Werte immer stabil anliegen, d.h. bevor neue Schreiboperationen erlaubt werden, muß sichergestellt werden, daß die Ergebnisse auch tatsächlich schon ausgelesen wurden. Abbildung 5.3 wird eine Dividierzelle und in Abbildung 5.4 wird ein kombinatorischer Dividierer dargestellt. Im Inneren der Zelle werden folgende Logikgleichungen betrachtet:

$$Z = X \oplus \overline{A}(Y \oplus T)$$

$$U = \overline{X}Y + \overline{X}T + YT$$

Dabei besteht zwischen a und z folgender Zusammenhang:

$$Z = \begin{cases} X - (Y + T) & : \quad falls \quad A = 0 \\ X & : \quad sonst \end{cases}$$

Der von uns realisierte Dividierer beinhaltet nur die beiden ersten Stufen des abgebildeten Dividierers. Es wurden zwei Stufen realisiert, weil die erste Stufe zur Initialisierung benötigt wird und auch eine Dividionszelle weniger hat als alle nachfolgenden. Die hier beschriebene Methode wird als Pipelining bezeichnet.



Abbildung 5.2: Schnittstelle zwischen dem SFU–Bus und dem Rechenkern



Abbildung 5.3: Einfache Divisionszelle



Abbildung 5.4: Kombinatorischer Dividierer

Kapitel 6

Synthese

6.1 Entwurf eines Designs mit dem SGE

Der SGE ist ein Tool, mit dem Chiplayouts graphisch erstellt werden können. Um es benutzen zu können, muß der Pfad

/homes2/zeus/synopsys/sparc/sge/bin/sge

eingebunden werden. Zusätzlich muß die Environment–Variable $SYNOPSYS auf "/homes2/zeus/synopsys" gesetzt werden. Danach muß noch eine spezielle Datei ausgewertet werden. Dies geschieht mit source $SYNOPSYS/admin/install/sim/environ.csh. Diese Datei enthält ein paar wichtige Einstellungen, die man benötigt, um mit dem SGE arbeiten zu können. Nachdem diese Vorbereitungen getroffen wurden, kann der SGE aufgerufen werden. Es öffnet sich das SGE–Fenster. Um ein Chiplayout zu ändern oder neu zu erstellen, muß der Menüpunkt Schematic Editor angeklickt werden. Wurden im aktuellen Verzeichnis bereits Layouts abgespeichert, werden diese nun angezeigt. Unterverzeichnisse werden durch eckige Klammern hervorgehoben. Soll ein neues Layout erstellt werden, muss nun der Button 'New' gedrückt werden. Soll ein bereits vorhandenes Layout bearbeitet werden, so kann dies durch Doppelklick mit der linken Maustaste oder durch einfaches Anklicken und anschließendem Drücken des nun erscheinden Buttons 'Run' geschehen. Wechseln des Verzeichnisses ist ebenfalls durch Doppelklick oder einfachem Klicken und Drücken des Buttons 'CD' möglich.
Je nach angestoßener Aktion erscheint nun ein Fenster namens Schematic Editor, welches entweder leer ist, oder das vorher ausgewählte Layout enthält. Zusätzlich erscheint ein kleines Fenster names Tool Palette. Mit den dargestellten Buttons lassen sich die gängigsten Aktionen schnell ausführen. Bei der Erstellung eines neuen Layouts sollte auf eine hierarchische Struktur Wert gelegt werden, d.h. man überlegt sich, aus welchen Bausteinen das Layout aufgebaut ist. Falls die Möglichkeit einer Modularisierung besteht, so sollte dies genutzt werden, da bei evtl. auftretenden Fehlern das Debuggen erleichtert wird.
Kleine Tips zur Benutzung:

- Zur einfacheren Bearbeitung besteht die Möglichkeit, sich Hilfspunkte (Grid) anzeigen zu lassen: Special $\longrightarrow$ Graphics Controls
- Falls die Arbeitsoberfläche zu klein ist, kann sie durch File $\longrightarrow$ Sheet $\longrightarrow$ Resize vergrößert werden.
- Man kann das erstellte Layout im Postscript–Format abspeichern (z.B. um es auf einem Laserdrucker auszudrucken): File $\longrightarrow$ Dump Image. Man kann nun den abzuspeichernden Bereich auswählen.
- Man sollte sich mit den Hotkeys des Menüs und den Buttons der Tool–Palette vertraut machen.

Ist ein Modul eines Layouts komplett, so muß, um es weiter bearbeiten zu können, zuerst daraus ein Symbol erstellt werden: Tools $\longrightarrow$ Create Symbol $\longrightarrow$ This Block $\longrightarrow$ Build.
Dann muß der VHDL–Code erzeugt werden: Tools $\longrightarrow$ VHDL Netlist, und Tools $\longrightarrow$ Verilog Netlist.

Add $\longrightarrow$ Symbol einzubinden.
Diese Schritte werden nun bis zum endgültigen Layout wiederholt. Dieses Layout (wie auch jedes einzelne Modul) kann nun getestet werden:
Im SGE–Fenster wird Navigate Hierarchy angeklickt. Dann wird zu prüfende Layout ausgewählt. Es öffnen sich zwei Fenster: Hierarchy Navigator und eine Tool Palette.
Im Hierarchy Navigator klickt man zuerst Tools $\longrightarrow$ Code VHDL Models, und danach Tools $\longrightarrow$ Analyze VHDL Models an. (Letztere Aktion benötigt bei komplexeren Strukturen einen größeren Zeitaufwand.) Für eingehendere Tests benutzt man den VHDL–Simulator, der ebenfalls unter dem Menüpunkt Tools zu finden ist.

6.2 Der steinige Weg von VHDL nach EDIF

6.2.1 Grundsätzliches

Die Synthese ist relativ einfach. Es müssen nur einige wichtige Dinge beachtet werden, die so nirgendwo in den Handbüchern stehen. Das wichtigste ist die Auswahl der Library. Sie muß für Synopsys und für InCA existieren. Wir haben uns für die ES2 Library entschieden. Die Version, die wir benutzt haben, nennt sich *ecpd10_ind* und ist für den industriellen Einsatz konzipiert. Für diese Library sprachen zum einen die Verfügbarkeit als auch das Vorhandensein spezieller Elemente. In unserem Fall waren es die PAD–Zellen, die in der *lsi10k* leider nicht vorhanden sind. Ansonsten währe die *lsi10k* ideal gwesen, InCA kommt nur mit deren Tristates nicht zurecht.

Als Softwarepakete wurden Synopsys 3.1 – 3.3 und InCA 6.0c benutzt.

Damit die ganzen Library's und Optionen nicht bei jedem Start des Design Compiler's neu eingestellt werden müssen, sollte dafür ein Skript angelegt werden.

6.2.2 Synthese

Die Synthese kann mit Hilfe der unter X11 laufenden grafischen Oberfläche *design_analyzer* oder der im Textmodus laufenden *dc_shell* durchgeführt werden. Bei größeren Projekten sollte die *dc_shell* mit einem Skript benutzt werden, da sie ohne Probleme im Hintergrund laufen kann und dabei nicht gleich ein Monitor blockiert.

Beim *design_analyzer* können die Variablen über das Menü oder durch Einlesen eines Skriptes gesetzt werden, bei der *dc_shell* automatisch durch Angabe eines Skriptes oder interaktiv auf Prompt Ebene.

Folgendes gilt sowohl für das grafische Frontend als auch für die Shell:

Bei der Synthese wird als erstes die Library ausgewählt und eingestellt. Anschließend werden die Optionen eingegeben, die das Einlesen der VHDL Sourcen beeinflußen. In der Reihenfolge der Abhängigkeiten untereinander werden dann die VHDL Files eingelesen. Anschließend werden die generischen Beschreibungen aufgelöst. Dafür gibt es 3 Methoden. Wir verwenden *uniquify*, welche Kopien von Prozessen anlegt und eindeutig umbenennt. Dieses hat gegenüber der *ungroup* Methode den Vorteil, daß die einzelnen Prozesse einfacher wiedergefunden werden können. *Ungroup* löst die einzelnen Prozesse auf, was mehr Spielraum für die Optimierung läßt, wobei einzelne Gatter aber nachher nur noch sehr schwer den Prozessen zugeordnet werden können. Als letztes gibt es noch die *dont_touch* Methode. Nähere Informationen stehen dazu im Synopsys Tutorial. Diese Funktion sollte aber nicht benutzt werden, da dann der Synopsys Output nicht unbedingt von InCA verarbeitet werden kann.

Nach dem Setzen der Betriebsbedingungen und der Fanouts müssen die PAD–Zellen eingefügt werden. Beim Optimieren des Designs und dem Abbilden auf die Zielbibliothek sind die Parameter wichtig. Der Vorgang muß mit dem Befehl

```
compile -boundary_optimization  -map_effort high
```

gestartet werden. Bei anderen Parametern oder Stufen der Optimierung ist nicht gewährleistet, das InCA den EDIF Code von Synopsys korrekt weiterverarbeiten kann.

Es ist nicht einfach, einen EDIF–Code von Synopsys zu bekommen, der auch von InCA verstanden wird. Dazu müssen in der *.synopsys_dc.setup* Datei folgende Befehle stehen:

```
search_path = {. \
    /homes2/zeus/EUROCHIP_CDROM_LIBs/ES2/libraries \
    /homes2/zeus/synopsys/libraries/syn }
link_library = ecpd10_ind.db
target_library = ecpd10_ind.db
symbol_library = { ecpd10_s2030.sdb }
synthetic_library = standard.sldb

alias swl set_wire_load

view_num_lines_to_auto_scroll = 0
edifout_add_power_and_ground_to_interfaces = "false"
edifout_skip_port_implementations = "false"
edifout_transform_to_origin = "false"
edifout_instantiate_ports = "true"
single_group_per_sheet = "true"
use_port_name_for_oscs = "false"
combine_vertical_logic_groups = "false"
duplicate_ports = "true"
edifout_power_and_ground_representation = "cell"
edifout_pretty_print = "true"
edifout_no_array = "true"
edifout_netlist_only = true
```

Die Datei sollte in dem Verzeichnis stehen, in der die Synthese läuft. Von einer globalen Version ist abzuraten, da sie dann auch für andere Projekte benutzt wird, für die diese Vorgaben zu Fehler führen können. Außerdem sollte sie auch nicht in einem Verzeichnis stehen, in dem das Design debugged oder simuliert wird. Bei uns traten Fehler auf, indem wir zu Ergebnissen kamen, die so definitiv nicht vom vorhandenen Programm erzeugt werden konnten. Einige Vergleiche lieferten z.B. immer den gleichen Wert zurück, was dazu führte, das Schleifen niemals terminierten oder erst gar nicht ausgeführt wurden.

6.2.4 PAD–Zellen

PAD–Zellen sind Treiber für bidirektionale Busse.

Die PAD–Zellen sind und waren das große Problem. Wenn bidirektionale Leitungen nach Außen gehen sollen, werden Tri–State–Treiber benötigt. Unter InCA müssen dies PAD–Zellen sein.

Mit diesen PAD–Zellen hat jetzt aber Synopsys Probleme. Wo es mit den Tri–State–Treibern aus der *lsi10k* Bibliothek keine Fehler gab, bekamen wir immer einen „Multiple Driver“ Fehler. Das Problem war, das auf dem bidirektionalem Datenbus einmal der Treiber für die externen Pins saß, und 3 Prozesse schreibend, bzw. in einer if–Abfrage lesend darauf zugegriffen haben.

Dieses Problem wurde gelöst, indem die Prozeßzugriffe abgekoppelt wurden. Für die lesenden Prozesse wurden neue Prozesse eingefügt, die bei Änderungen auf dem Datenbus die neuen Daten vom Bus auf ein Signal kopiert haben, auf welches die anderen Prozesse dann zugriffen.

Bei den schreibenden Prozessen war die Sache nicht ganz so einfach. Hier mußte noch ein zusätzliches Signal eingefügt werden, was dem Kopierprozeß die Erlaubnis gibt, auf den Datenbus zu schreiben. Dafür wurde das Inst–Signal abgegriffen, um nachzusehen, was für Befehle über den Bus gegangen sind.

Zu Warnungen von Synopsys ist ganz allgemein zu sagen, das sie wie Fehler behandelt werden sollten. Wenn in einem Prozeß z.B. ein *Wait*–Statement vorkommt, welches nicht von Synopsys unterstützt wird, wird von Synopsys nur eine Warnung mit der entsprechenden Meldung ausgegeben. Intern wird aber der ganze Prozeß, in dem das *Wait*–Statement steht, gelöscht, was natürlich bei der Optimierung Auswirkung auf die Busse und anderen Prozesse hat.

Bei dem Befehl *insert_pads* empfiehlt es sich, besonderen Wert auf Fehlermeldungen und bzw. Warnungen von Synopsys zu achten. Bei etwaigen Inkonsistenzen wird die Synthese jedenfalls durchgeführt, allerdings ohne die vermeintlich spezifizierten PAD–Zellen. Damit ist das Ergebnis für Realisierungszwecke und damit auch für eine Emulation verloren.

6.2.6 Das fertige EDIF File

Mit dem Befehl

```
write -format edif -hierarchy -output sfu_ecpd10_ind.edif
```

wird die fertige Netzliste im EDIF–Format ausgegeben. Leider heißen die Zellen in der Synopsys Library etwas anders als in der InCA Library. In einem Texteditor müssen aber nur alle *LIB* entfernt werden. Das einfachste ist, einfach die 3 Buchstaben durch nichts ersetzen zu lassen, und schon ist das Eingabefile für den InCA fertig.

Kapitel 7

Portierung nach InCA

7.1 Der noch steinigere Weg von Edif nach InCA

Nachdem das entworfene Design im Edif-Format vorliegt, kommt die InCA-Software zum Einsatz: Mit ihr wird das Design auf den Hardware-Emulator abgebildet.
Hierzu startet man, nachdem man sich die entsprechenden Umgebungsvariablen gesetzt hat (source set_v6 im entsprechenden InCA-Verzeichnis, siehe Handbuch), den „browser“ mit dem Befehl

`browse -top` *filename*

Es erscheint dann die Top-Level-Ebene, und falls die entsprechende Eingabedatei korrekt eingelesen wurde kann man sie nachdem das entsprechende Icon angeklickt wurde über den Menüpunkt „Properties ⇒ Instance“ in das InCA-interne Format umsetzen. Man wählt dazu aus der Click-Box „commands“ den entsprechenden Eintrag der dem Format der eingelesenen Datei entspricht und aus der Click-Box „libraries“ die entsprechende Library mit der das Design gelinkt wurde. Hat man das Edif-File mit einem der Synopsys-Tools erstellt, so ist hier „old_edif“, und die entsprechende Library ecpd_10 zu wählen.
Man darf jedoch falls man das Edif-File mit dem „design_analyzer“ erzeugt und die entsprechende ecpd_10-Library für Synopsys verwand hat nicht vergessen vor dem Einlesen in InCA alle großgeschriebenen Teilworter „LIB“ zu entfernen. Das kommt daher, daß die ecpc_10-Library für Synopsys nicht ganz nameskompatibel zur entsprechen Library von InCA ist. So muß zum Beispiel aus einem LIBAND2 ein AND2 gemacht werden, aus einem LIBOR ein OR etc., was sich aber mit einem einfachen Editor, der Groß/Klein-Schreibung beim Suchen und Ersetzen beachtet leicht bewerkstelligen läßt. Weiterhin ist zu beachten, das etwa ein Element namens „INV“ bereits in der Library vorkommt und ein eigenes Design mit diesem Namen entsprechend umbenannt werden muß.
Nach einem Klick auf „old_edif“ müssen durch die Anwahl des „Properties“-Buttons noch einige Eigenschaften für die Übersetzung angegeben werden: ignore supply-ports ist auf „yes“ zu stellen, in der Zeile vdd-tie ist „logic_1“ und unter vss-tie „logic_0“ einzutragen. Man darf nie vergessen dann auch den Apply-Button zu drücken, da die Änderungen sonst nicht übernommen werden. Ausgeführt wird das Kommando, wie auch alle Anderen durch einen Klick auf den Execute-Button.

Hat man es so geschafft das Design in das InCA-interne Format einzulesen, so sind die nächsten Schritte in der Reihenfolge durchzuführen, wie sie nach dem Anklicken des entsprechenden Icons, und der Auswahl des Menupunktes „Properties ⇒ Instance“ und des Kommandos „auto_configure“ im Properties-Sheet zu lesen sind (einfach erst auto_configure anklicken, dann den Button Properties im Menu Properties:Instace). In einfachen Fällen ist dieser Menupunkt eine schnelle Möglichkeit das Design auf die Hardware zu portieren. Oft wird es sich jedoch nicht vermeiden lassen, etwa für Teile des Designs bestimmte Vorgaben zu machen, Teile von Hand zu partitionieren, oder zu Routen. Weitere Informationen hierzu befinden sich in den entsprechenden Handbüchern.

Kapitel 8

Funktionaler Test

Das *InCA*-Programm *tester* soll für einen funktionalen Test des Coprozessors benutzt werden, nachdem der Entwurf auf *InCA* portiert worden ist. *tester* läuft auf einem PC unter *MS–DOS*, kann aber über Netzwerk auch von einem *Unix*–System benutzt werden. Das Programm *browse*, das auf einer *SPARC* läuft, enthält zum Beispiel Funktionen, um über Netzwerk das Programm *tester* zu benutzen (siehe [RPbasics] S. 71).

tester ermöglicht es dem Benutzer, Testvektoren an *InCA* zu schicken und von *InCA* zurückgegebene Vektoren auszuwerten. Die Vektoren müssen dabei vom Benutzer entweder direkt über die Shell des Programmes eingeben oder aber in einer Datei zur Verfügung gestellt werden.

Die Erstellung der Testvektoren wird von *tester* nicht unterstützt. Entweder man erstellt die Testvektoren von Hand, was je nach Umfang der zu testenden Hardware mühsam und fehlerträchtig sein kann, oder aber man benutzt vorher Tools, die automatisch Dateien von Testvektoren erstellen.

Da bisher in der benutzten Software keine Unterstützung für *tester* gefunden werden konnte, wurden im Laufe des Projektes kleine Tools programmiert, die automatisch Testvektoren erstellen.

8.1 Starten von *tester*

Bevor *tester* benutzt werden kann, muß innerhalb des Programmes *browse* die Funktion *generate* durchgeführt werden. Diese Funktion ist i.a. die letzte, die man beim Entwurfsprozeß in *browse* ausführt. Sie erzeugt in dem Verzeichnis, in dem *browse* arbeitet, das Verzeichnis *download*. Dieses Verzeichnis enthält Dateien, ohne die *tester* nicht arbeiten kann. Siehe hierzu auch [RPbasics] S. 68.

Jetzt kann *tester* gestartet werden. Die folgende Vorgehensweise wurde im Laufe des Projektes auf einem PC mit *Sun–PC–NFS* durchgeführt. Inzwischen wird *xfstool* zum Mounten eines entfernten Dateisystems auf einem PC benutzt. Leider hat sich der Verfasser dieser Zeilen noch nicht mit *xfstool* befaßt und kann deshalb nichts darüber berichten.

1. Den PC und *InCA* einschalten.
2. Auf dem PC einloggen.
3. "net use" eintippen, um zu sehen, welche Laufwerke unbenutzt sind.
4. Einen Bezeichner eines freien Laufwerkes wählen (z.B. "m:", falls "m" nicht benutzt wird).
5. Auf der *SPARC* feststellen, wo das Arbeitsverzeichnis von *browse* ist, und zwar genau das Verzeichnis, in welchem sich das Verzeichnis *download* befindet. Sei dieses Arbeitsverzeichnis z.B. /homes/prometheus/spline/watch.
6. Auf dem PC wird dieses Verzeichnis jetzt mit "net use" gemountet. Mit dem obigen Beispielen muß man auf dem PC "net use m: prometheus:/homes/prometheus/spline/watch" eingeben.
7. Auf dem PC "m:" eintippen.

sehen, insbesondere das Verzeichnis *download*.

9. Auf dem PC "tester –server" eintippen (Achtung, wenn der Server einmal läuft, dann läuft er... nur ein Reset oder der Ausschalteknopf scheinen ihn stoppen zu können).

8.2 Bedienung von *tester*

Der Benutzer muß für *tester* zwei Dateien erstellen: ein $Vectorfile$, das die Testvektoren enthält, und ein $Mapfile$, das Signalnamen auf die Indizes des Testvektors abbildet. Zur automatisierten Erstellung dieser Dateien siehe Abschnitt 8.3.

Das Vectorfile des *watch*-Beispieles ([RPbasics]) heißt *vectors.vec* und enthält folgende Zeilen:

```
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
<HHHH;
<HHHL;
```

Und das Mapfile des *watch*-Beispieles heißt *names.map* und sieht so aus:

```
CLK 3;
TA1 1;
TA2 2;
TST 0;
```

Das Mapfile gibt an, welches Signal an welcher Position des Vektors liegt. CLK liegt im obigen Beispiel an Position 3, und entsprechend ändert das Signal im Vektor ständig seinen Wert, was man am Vektorfile erkennen kann.

Die Stellen des Vektors sind von links mit 0 anfangend durchnumeriert, Position 3 ist bei den Vektoren in diesem Beispiel also immer rechts außen (vor dem Semikolon).

Die Zeichen der Vektoren können zwei verschiedene Bedeutungen haben. Zum einen kann der Wert eines Signal an $InCA$ gesendet werden. Diesen Vorgang bezeichnet man als *drive*. Zum anderen kann der Wert eines von $InCA$ gesendeten Signals empfangen werden. Diesen Vorgang bezeichnet man als

werden, indem im Vektor der Signalwert angegeben wird, den man erwartet. Entspricht der Wert des gestrobeden Signals dem erwarteten Wert, so fährt *tester* normal fort. Weicht der Wert ab, so gibt *tester* eine Fehlermeldung aus.

Ein Zeichen in einem Vektor bedeutet also entweder, daß ein bestimmter Signalwert an $InCA$ geschickt werden soll, oder aber das Zeichen gibt einen Referenzwert für ein Signal an, den man von $InCA$ erwartet.

Folgende Zeichen können in Vektoren verwendet werden:

H – der logische Wert 1 wird auf diesem Signal gedrived

L – der logische Wert 0 wird auf diesem Signal gedrived

1 – das Signal wird gestrobed, und es wird der logische Wert 1 erwartet

0 – das Signal wird gestrobed, und es wird der logische Wert 0 erwartet

Z – das Signal wird gestrobed, und es wird der logische Wert Z erwartet (hochohmiger Zustand in Tristate-Logik)

$*$ – das Signal wird gestrobed, das Ergebnis wird ignoriert

Man beachte, daß der logische Wert Z nur empfangen, nicht gesandt werden kann.

Vor den Vektoren steht je ein Zeichen, das angibt, was mit dem Vektor getan werden soll:

$<$ – *Vector Drive*. H und L werden gedrived; 0,1,Z werden ignoriert.

$>$ – *Vector Strobe*. 0,1,Z werden gestrobed; H und L werden ignoriert.

$-$ – *Vector Drive and Strobe*. H und L werden gedrived; 0,1,Z werden gestrobed.

Eine ausführlichere Beschreibung des Programmes *tester* befindet sich in [Tester].

Hat man nun ein Vectorfile und ein Mapfile erstellt und wurde das *download*-Verzeichnis mittels *generate* im Programm *browse* erzeugt, so kann man *tester* starten (siehe Abschnitt 8.1) und von *browse* aus steuern (siehe [RPbasics] S. 71).

8.3 Tools zum Erzeugen von Testvektoren

Die Erstellung des Vectorfiles und des Mapfiles von Hand ist bei größeren Beispielen (wie zum Beispiel bei unserem Coprozessor) ein sehr langwieriges und fehlerträchtiges Unterfangen.

Deswegen wurden die Tools programmiert, die mit Hilfe des VHDL-Simulators *vhdldbx* und einer vom Benutzer erstellten Datei, die Informationen über die zu testenden Signale enthält, ein Vectorfile und ein Mapfile erzeugen, das von *tester* benutzt werden kann.

8.3.1 Zur Software

Die benötigte Software wurde während des Projektverlaufs in dem Verzeichnis *tester* untergebracht. Dieses Verzeichnis enthält die Programme *mkmon* und *mkvec*, mit deren Hilfe man

1. mit *vhdldbx* Signaländerungen in einer Datei abspeichern und
2. unter Zuhilfenahme dieser Datei für den funktionalen Tester *tester* Vector– und Mapfiles erzeugen kann.

Falls *mkmon* oder *mkvec* nicht vorhanden sind, einfach "make" eintippen.

Sowohl *mkmon* als auch *mkvec* benutzen als Eingabe eine Datei, in der sämtliche Signale aufgeführt sind, deren Werte von *tester* an *InCA* entweder gesendet ("drive") oder aber als Output von *InCA* gelesen und auf ihre Korrektheit überprüft werden ("strobe").

Zu jedem Signal wird außerdem angegeben, unter welchen Umständen ein Wert über dieses Signal entweder gesendet oder aber gelesen wird.

8.3.2.1 Die Syntax der SDD

```
input: sigdef
| input sigdef
;

sigdef: SIGNAL drivers
;

drivers: /* empty */
| drivers modeplusname
;

modeplusname: MODE DBXSIGNAL
;
```

SIGNAL ist ein String, der den Namen des Signals enthält. Die Liste aller möglichen Namen findet man in download/tester.tnm nachdem man in *browse* die Aktion *generate* durchgeführt hat. Man kann die Liste der möglichen Signalnamen aber auch schon eher finden, und zwar muß man dafuer in *browse* einfach *View* und dann *Show port names* anklicken.

MODE ist entweder *drive* oder *strobe*.

DBXSIGNAL ist der Name das Signals unter *vhdldbx*, dessen Signalverlauf beobachtet werden soll und dessen Werte unter dem Namen von SIGNAL im Programm *tester* gedrived oder gestrobed werden soll. DBXSIGNAL muss sich immer auf ein Signal beziehen, dass unter *vhdldbx* nur die Werte 0,1 oder *Z* annimmt. Insbesondere kann es kein Array sein. Stattdessen müssen die Elemente eines Arrays einzeln über den Index adressiert werden. Beispiel:

```
D: drive /SFU_TEST/D            /* falsch */

D<0>: drive /SFU_TEST/D(0)      /* richtig */
D<1>: drive /SFU_TEST/D(1)
.
.
D<31>: drive /SFU_TEST/D(31)
```

8.3.2.2 Die Semantik der SDD

Der einfachste mögliche Eintrag in der SDD sieht zum Beispiel so aus:

```
Blafasel:
```

Ein Signalname (gefolgt von einem ":") ohne weitere Angaben bewirkt, daß dieses Signal wohl in den Vektor von *tester* aufgenommen wird, ansonsten aber nur ignoriert wird, was sich darin äußert, daß immer nur der Wert "*" für dieses Signal im Testvektor auftaucht.

Ein Eintrag der Form

```
CLK:    drive   /SFU_TEST/CLK
```

teverlauf aufgezeichnet) werden. Der Wert des Signals unter *vhdldbx* wird dann in *tester* über den Signalnamen "CLK" an *InCA* gesendet.

Ein Eintrag der Form

```
CNULL:  strobe  /SFU_TEST/CNULL
```

hat fast die gleiche Wirkung wie obige Version mit *drive*, mit dem Unterschied, daß die Werte von /SFU_TEST/CNULL nicht an *InCA* gesendet werden, sondern daß geprüft wird, ob die *Ausgabe* von *InCA* im Vektor an der Stelle, die CNULL entspricht, den gleichen Verlauf hat wie /SFU_TEST/CNULL. Diese Überprüfung führt *tester* selbständig durch, und falls die Ausgabewerte von den erwarteten Werten abweichen, wird dies durch Fehlermeldungen angezeigt.

Ob ein Signal nun gedrived oder gestrobed werden soll, kann man in den meisten Fällen an der Definition der Ports unter VHDL erkennen. "in"-Signale koennen nur mit *drive* benutzt werden, "out"-Signale nur mit *strobe*. In obigen Beispielen war CLK ein "in"-Signal, CNULL ein "out"-Signal.

Etwas schwieriger ist die Situation bei Signalen, die sowohl gedrived als auch (zu einem anderen Zeitpunkt) gestrobed werden sollen. Dies trifft z.B. auf Signale eines Datenbusses zu, der als Schnittstelle fuer die Ein– und Ausgabe von Daten dienen.

In diesem Fall reicht es nicht aus, nur *ein* Signal unter *vhdldbx* zu monitoren, da eine Signaländerung an diesem Signal nicht erkennen läßt, von welcher Seite diese Änderung erfolgte, ob es also Input oder Output ist.

Stattdessen müßen mindestens zwei Signale gemonitort werden. Eines, dessen Änderung eine Eingabe impliziert, und mindestens eins, dessen Änderung eine Ausgabe impliziert. Wenn dann im Laufe der Simulation das erste Signal seinen Wert ändert, das zweite aber nicht, so soll der Wert des ersten Signals gedrived werden. Wenn aber das zweite Signal seinen Wert ändert, soll grundsätzlich gestrobed werden. Dies erreicht man so:

```
D_31_:  strobe  /SFU_TEST/TEST_SFU/CONTROL/WRI/D(31)
        drive   /SFU_TEST/D(31)
```

Die Semantik hierbei ist folgende:
Um für *tester* den Zustand des Signals D_31_ zu ermitteln, wird zu jedem Zeitpunkt als erstes geprüft, ob /SFU_TEST/TEST_SFU/CONTROL/WRI/D(31) seinen Wert geändert hat. Ist dies der Fall, so wird der neue Wert von /SFU_TEST/TEST_SFU/CONTROL/WRI/D(31) fuer das Signal D_31_ gestrobed. Falls der Wert nicht geändert wurde, wird geprüft, ob /SFU_TEST/D(31) seinen Wert geändert hat. Ist dies der Fall, so wird der neue Wert von /SFU_TEST/D(31) fuer das Signal D_31_ gedrived. Falls keine Signaländerung vorliegt, wird im Vektor an dieser Stelle der alte Wert noch einmal benutzt. Es sei denn, dieses Signal ist noch undefiniert, in diesem Fall wird in den Vektor ein "*" geschrieben.

Die Liste der "strobe/drive DBXSIGNAL"–Einträge kann beliebig lang sein. Allgemein ist die Semantik so, daß fuer die Ermittelung des Wertes eines Signals (in diesem Fall D_31_) zu einem bestimmten Zeitpunkt die Liste der Dbxsignale von oben nach unten durchlaufen wird, und sobald ein Dbxsignal gefunden wird, bei dem zu diesem Zeitpunkt eine Wertänderung vorliegt, wird dieses Signal gedrived oder gestrobed (je nachdem, ob davor drive oder strobe steht), und dann wird der aktuelle Wert des nächsten Signals ermittelt.

Längere Listen können zum Beispiel dann sinnvoll sein, wenn es mehrere Instanzen gibt, die einen Bus zur Datenausgabe beschreiben. Beispiel:

```
D_31_:  strobe  /SFU_TEST/TEST_SFU/CONTROL/WRI/D(31)
        strobe  /SFU_TEST/TEST_SFU/CONTROL/EXE/D(31)
        strobe  /SFU_TEST/TEST_SFU/CONTROL/DEC/D(31)
        drive   /SFU_TEST/D(31)
```

für den Fall, daß die Entities WRI, EXE und DEX sich den Bus für die Ausgabe teilen.

Nehmen wir an, dass dies unsere Signaldeklarationsdatei ist, und zwar unter dem Namen *signals.src*: (statt D_0_, D_1_, usw. müßten die Signale wahrscheinlich eher D<0>, D<1>, usw. heißen, das hängt halt davon ab, wie die Namen in download/tester.tnm aussehen)

```
CLK:    drive   /SFU_TEST/CLK

INST:   drive   /SFU_TEST/INST

CNULL:  strobe  /SFU_TEST/CNULL

CINS1:  drive   /SFU_TEST/CINS1

CINS2:  drive   /SFU_TEST/CINS2

nMDS:   drive   /SFU_TEST/nMDS

FLUSH:  drive   /SFU_TEST/FLUSH

CCC_0_: strobe  /SFU_TEST/CCC(0)
CCC_1_: strobe  /SFU_TEST/CCC(1)

CCCV:   strobe  /SFU_TEST/CCCV

nRESET: drive   /SFU_TEST/nRESET

nCHOLD: strobe  /SFU_TEST/nCHOLD

nBHOLD: drive   /SFU_TEST/nBHOLD

nFHOLD: drive   /SFU_TEST/nFHOLD

FCCV:   drive   /SFU_TEST/FCCV

nMHOLDA:        drive   /SFU_TEST/nMHOLDA

nMHOLDB:        drive   /SFU_TEST/nMHOLDB

nCP:    strobe  /SFU_TEST/nCP

D_31_:  strobe  /SFU_TEST/TEST_SFU/CONTROL/WRI/D(31)
        drive   /SFU_TEST/D(31)
D_30_:  strobe  /SFU_TEST/TEST_SFU/CONTROL/WRI/D(30)
        drive   /SFU_TEST/D(30)
.
.
.
usw.
.
.
.

D_0_:   strobe  /SFU_TEST/TEST_SFU/CONTROL/WRI/D(0)
        drive   /SFU_TEST/D(0)
```

Damit erzeugen wir zunächst fuer *vhdldbx* ein Skriptfile, mit dem sich alle benötigten Signale einfacher monitoren lassen.

Dazu geben wir ein:

Die Datei *mon.incl* enthält jetzt das Skript und sieht so aus:

```
set watchsigs /SFU_TEST/CLK /SFU_TEST/INST /SFU_TEST/CNULL /SFU_TEST/CINS1
/SFU_TEST/CINS2 /SFU_TEST/nMDS /SFU_TEST/FLUSH /SFU_TEST/CCC(0) /SFU_TEST/
CCC(1) /SFU_TEST/CCCV /SFU_TEST/nRESET /SFU_TEST/nCHOLD /SFU_TEST/nBHOLD /
SFU_TEST/nFHOLD /SFU_TEST/FCCV /SFU_TEST/nMHOLDA /SFU_TEST/nMHOLDB /SFU_TE
ST/nCP /SFU_TEST/TEST_SFU/CONTROL/WRI/D(31) /SFU_TEST/D(31) /SFU_TEST/TEST
_SFU/CONTROL/WRI/D(30) /SFU_TEST/D(30) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(29
) /SFU_TEST/D(29) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(28)  /SFU_TEST/D(28)/SF
U_TEST/TEST_SFU/CONTROL/WRI/D(27) /SFU_TEST/D(27) /SFU_TEST/TEST_SFU/CONTR
OL/WRI/D(26) /SFU_TEST/D(26) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(25) /SFU_TES
T/D(25) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(24) /SFU_TEST/D(24) /SFU_TEST/TES
T_SFU/CONTROL/WRI/D(23) /SFU_TEST/D(23) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(2
2) /SFU_TEST/D(22) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(21) /SFU_TEST/D(21) /S
FU_TEST/TEST_SFU/CONTROL/WRI/D(20) /SFU_TEST/D(20) /SFU_TEST/TEST_SFU/CONT
ROL/WRI/D(19) /SFU_TEST/D(19) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(18) /SFU_TE
ST/D(18) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(17) /SFU_TEST/D(17) /SFU_TEST/TE
ST_SFU/CONTROL/WRI/D(16) /SFU_TEST/D(16) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(
15) /SFU_TEST/D(15) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(14) /SFU_TEST/D(14) /
SFU_TEST/TEST_SFU/CONTROL/WRI/D(13) /SFU_TEST/D(13) /SFU_TEST/TEST_SFU/CON
TROL/WRI/D(12) /SFU_TEST/D(12) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(11) /SFU_T
EST/D(11) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(10) /SFU_TEST/D(10) /SFU_TEST/T
EST_SFU/CONTROL/WRI/D(9) /SFU_TEST/D(9) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(8
) /SFU_TEST/D(8) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(7) /SFU_TEST/D(7) /SFU_T
EST/TEST_SFU/CONTROL/WRI/D(6) /SFU_TEST/D(6) /SFU_TEST/TEST_SFU/CONTROL/WR
I/D(5) /SFU_TEST/D(5) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(4) /SFU_TEST/D(4) /
SFU_TEST/TEST_SFU/CONTROL/WRI/D(3) /SFU_TEST/D(3) /SFU_TEST/TEST_SFU/CONTR
OL/WRI/D(2) /SFU_TEST/D(2) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(1) /SFU_TEST/D
(1) /SFU_TEST/TEST_SFU/CONTROL/WRI/D(0) /SFU_TEST/D(0)
set outfile monitors                  -- write monitorresults into this
                               -- file

set outdevtag tmon                       -- devicetag for monitorresult-
                                         -- file

set mprefix M                            -- prefix of monitornames

open $outdevtag $outfile                 -- open outputfile
delete *                                 -- remove all monitors
foreach a in $watchsigs
monitor -c -e -o $outdevtag -n $mprefix -x ^fprint "time: %t signal:%%t val
ue: %r\n" \$now $a $a^ event $a
end
```

Jetzt starten wir *vhdldbx* und laden das entsprechende VHDL-Testprogramm in den Simulator. Dazu geben wir unten im Eingabefenster

```
include mon.incl
```

ein. Dadurch werden die Monitore für die einzelnen Signale gesetzt, wovon wir uns durch Eingabe des Kommandos "list" ueberzeugen können.

Jetzt lassen wir die Simulation einfach mittels "run" nach Belieben einige Zeit lang laufen. Dabei werden die Signaländerungen der zu monitorenden Signale in der Datei

```
monitors
```

mitgeloggt.

Die Einträge der Datei *monitors* sehen so aus:

```
time: 0 signal: /SFU_TEST/FLUSH value: '0'
time: 0 signal: /SFU_TEST/nMDS value: '1'
time: 0 signal: /SFU_TEST/nMHOLDB value: '1'
time: 0 signal: /SFU_TEST/nMHOLDA value: '1'
time: 0 signal: /SFU_TEST/FCCV value: '1'
time: 0 signal: /SFU_TEST/nFHOLD value: '1'
time: 0 signal: /SFU_TEST/nBHOLD value: '1'
time: 0 signal: /SFU_TEST/CLK value: '0'
time: 0 signal: /SFU_TEST/CINS2 value: '0'
time: 0 signal: /SFU_TEST/CINS1 value: '0'
.
.
.
usw.
```

Nun benutzen wir *mkvec*, um ein Vektor- und ein Mapfile für *tester* zu erzeugen. Dazu einfach

```
mkvec signals.src monitors
```

eingeben. Dadurch werden die Dateien *names.map* und *vectors.vec* erzeugt.

names.map ist das Mapfile fuer Tester. Es enthält Angaben darüber, auf welche Elemente des Vektors die einzelnen Signale abgebildet werden. Das erste Signal, das in *signals.src* deklariert wurde, steht im Vektor äußerst links, das letzte Signal äußerst rechts.

names.map sieht etwas so aus:

```
CLK 0;
INST 1;
CNULL 2;
CINS1 3;
CINS2 4;
nMDS 5;
FLUSH 6;
CCC_0_ 7;
.
.
usw.
.
.
END
```

Und *vectors.vec* sieht so aus:

```
-LL*LLHL001L*HHHHH0ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
-HL*LLHL001L*HHHHH0ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
-LL*LLHL001L*HHHHH0ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
-HL*LLHL001L1HHHHH0ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
-LL0LLHL001L1HHHHH0ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
-HL0LLHL001H1HHHHH0ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
-LL0LLHL001H1HHHHH0ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
-HL0LLHL001H1HHHHH0ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ;
-LH0LLHL001H1HHHHH0HHLLLLLHHLLLLLLHLHHLLLLLLLLLLLLL;
-HH0LLHL001H1HHHHH0HHLLLLLHHLLLLLLHLHHLLLLLLLLLLLLL;
-LL0HLHL001H1HHHHH0LHLHLHLHLHLHLHLHLHLHLHLHLHLHLHLH;
-HL0HLHL001H1HHHHH0LHLHLHLHLHLHLHLHLHLHLHLHLHLHLHLH;
-LL0LLHL001H1HHHHH0HLHLHLHLHLHLHLHLHLHLHLHLHLHLHLHL;
-HL0LLHL001H1HHHHH0HLHLHLHLHLHLHLHLHLHLHLHLHLHLHLHL;
-LL0LLHL001H1HHHHH0LLLLLLLLLLLLLLLLLLLLLLLHLLLLLLLL;
-HL0LLHL001H1HHHHH0LLLLLLLLLLLLLLLLLLLLLLLHLLLLLLLL;
```

```
-HH0LLHL001H1HHHHH0HHLLLLHHHLLLLLLHLHHLLLLLLLLLLLL;
-LL0HLHL001H1HHHHH0LHLHLHLHLHLHLHLHLHLHLHLHLHLHLH;
-HL0HLHL001H1HHHHH0LHLHLHLHLHLHLHLHLHLHLHLHLHLHLH;
.
.
usw.
```

Mit *names.map* und *vectors.vec* kann man jetzt *tester* starten.

Kapitel 9

Verbindung von Inca und Sparc

9.1 Hardwareaspekte

9.1.1 Der Adapter

Um den fertigen Coprozessor an eine SUN–Worksation anschließen zu können, war entweder ein Motherboard mit Coprozessorsockel nötig oder die Signallleitungen mußten direkt an der Integer–Unit abgegriffen werden. Da es schon schwer genug war ein Board zu finden, das überhaupt einen Prozessor mit dem notwendigen Coprozessor–Interface hatte, stellten wir danach die Suche nach dem Board ein und gaben uns mit der Lösung zu Frieden die Signalleitungen direkt an der Integer–Unit abzugreifen. Dazu wurde ein Adaptersockel bestellt, der speziell für den CY7C601 von CYPRESS SEMICONDUCTOR's konzipiert ist. Dieser Prozessor ist pinkompatibel zu dem vorhandenen L64811 von LSI.
Die Verbindung zwischen INCA und dem Adaptersockel wollten wir nach ausgiebigen Messungen mit einem twisted–pair–Flachbandkabel realisieren. Zur Wahl standen die fliegende Verdrahtung mit einfacher Litze und die Verdrahtung mit normalem Flachbandkabeln. Als Lösung mit der geringsten Dämpfung erwies sich jedoch das twisted–pair–Flachbandkabel.

9.1.2 Umleitung des INULL-Signals

Am Adapter standen fast alle Signale zum Anschluß des Coprozessors zur Verfügung, jedoch nicht das CNULL Signal, da dies nur vom Chipsatz des Motherboards benötigt wird. Dieses Signal wird aber beötigt, um die Pipeline der IU und der FPU anzuhalten. Am Adapter liegt aber das INULL–Signal an, welches laut Prozessorhandbüchern die gleiche Funktion hat. Leider ist dieses Signal high–aktiv, d.h. es liegt im inaktiven Zustand auf Masse und kann daher mit einer TTL-Logik nicht mehr auf logisch '1' gezogen werden.
Wir haben dieses Problem durch einschleifen eines schnellen TTL–ODER–Gatters in diese Leitung gelöst. Dies geschah durch die Unterbrechung der Leitung am Adaptersockel, indem einfach ein Pin aus dem Sockel gedrückt wurde. Die Verbindung wurde dann, wie Abbildung 9.1 zeigt, wieder hergestellt und so die neue Signalleitung eingeschliffen.

9.1.3 Taktungsfrequenz

Die SUN–Workstation mit der L64811 Integer–Unit läuft ab Hersteller mit einer Taktfrequenz von 40 MHz. Der INCA Emulator kann wohl bei einer sehr kleinen Logik bis weit über 100 MHz emulieren, jedoch nimmt diese Maximalfrequenz mit steigender Komplexität der Logik ab.
Da wir befürchten, die SUN sei zu schnell für die Emulation unseres komplexen Prozessors, versuchten wir, die Taktfrequenz der SUN zu verringern. Laut dem Prozessorhandbuch von LSI läßt sich der L64811 mit 1 MHz takten.
Es wurden Quarzoszillatoren beschafft, die eine geringere Taktfrequenz als die vom Hersteller vorgesehenen 80 MHz hatten. Mit einem 40 MHz Oszillator konnten wir die Workstation noch booten,



Abbildung 9.1: Erzeugung des CNULL–Signals

mit weniger jedoch nicht. Es kam bei weniger als 40 MHz zu Schwankungen in der Drehzahl des Netzteillüfters. Wie wir von der Firma SUN, erfuhren kann diese Workstation nicht mit weniger als dem 40 MHz Oszillator betrieben werden, da diese Frequenz nochmal geteilt wird und der S–BUS mit mindestens 20 MHz betrieben werden muß.
Es blieb uns also nichts anderes übrig, als unseren Coprozessor später so zu optimieren, daß er mit 20 MHz getaktet werden kann.

9.2 Softwareaspekte

9.2.1 Assemblerbefehle

Zur Ansteuerung des Coprozessors werden die *SPARC*-Assemblerinstruktionen LDC und STC benutzt. LDC dient dazu, den Inhalt einer Speicherzelle im Hauptspeicher in ein Coprozessor–Register zu laden, STC dient dazu, den Inhalt eines Coprozessor–Registers in den Hauptspeicher zu schreiben.

Die Syntax des LDC–Befehls sieht bei dem Assembler *as* so aus:

ld [Adresse],<Coprozessor–Register>

wobei <Coprozessor–Register> ein "%c", gefolgt von der Nummer des Coprozessor–Registers, ist, also %c0, %c1, %c2, usw.

Beispiel aus einem Assemblerprogramm:

```
ld [%fp+68],%c1
```

Die Syntax des STC–Befehls sieht bei dem Assembler *as* entsprechend so aus:

st <Coprozessor–Register>,[Adresse]

Beispiel aus einem Assemblerprogramm:

```
st %c0,[%fp-12]
```

Eine Dokumentation dieser und anderer *SPARC*–Assemblerinstruktionen findet man zum Beispiel in [ArchMan].

Diese Befehle kann man nun als Inline–Code innerhalb von C– bzw. C++–Programmen benutzen, und zwar mit Hilfe des *asm*–Befehls der *gcc*– und *g++*–Compiler von *Gnu*. Beispiele für dessen Benutzung kann man in den Anhängen B.1 und C.2 finden. Eine Dokumentation des *asm*–Befehls findet man in [WWWasm].

Nachdem der Adapter zum Anschluß des Coprozessors auf unserer *SPARC* installiert war, wurden die ersten Versuche durchgeführt, Coprozessor–Instruktionen auf der *SPARC* durchzuführen. Dafür wurde der Pin an der IU, der der IU die Anwesenheit eines Coprozessors anzeigt, auf logisch 1 gesetzt, und ein C–Programm führte einen einfachen LDC–Befehl aus (siehe Funktion *sendLDC* im Programm *coprotest.c*, Anhang B.1).

Zu unserer Bestürzung erzeugte diese Instruktion aber nichts weiter als eine "Illegal Instruction"–Meldung des Betriebssytems (BS). Die Ursache hierfür war, daß zur Benutzung eines Coprozessors nicht nur der Pin an der IU, sondern auch das Coprozessor–Enable–Bit im Prozessorstatusregister (PSR) der IU gesetzt werden muß, und *SunOs* setzt dieses Bit beim Start eines jeden Prozesses auf 0.

Dieses Bit im PSR kann man aber nur dann setzen, wenn man im Supervisor–Mode ist. Dieser Modus ist aber dem BS vorbehalten, und es gibt keine vorhandene Funktion, mit der man *SunOs* dazu bewegen könnte, dieses Bit zu setzen. Man muß also das BS ändern. Leider standen uns die *SunOs*–Sourcen nicht zur Verfügung (siehe Abschnitt 2.3.1.1). Deswegen wurde eine kleine Änderung direkt im ausführbaren Code (!) von *SunOs* (/vmunix) durchgeführt.

In den Supervisor–Mode gelangt man nur innerhalb eines Traps. Um das Bit zu setzen, muß man also im BS einen Traphandler einfügen, der das Bit setzt, und der durch Auslösung eines Software–Traps ausgeführt wird. Zunächst ein paar Worte dazu, wie Traps von der IU und von *SunOs* behandelt werden:

Es kann 256 unterscheidbare Traps geben. Die ersten 128 davon bestehen aus sogenannten Hardwaretraps, die andere Hälfte besteht aus Softwaretraps.

Zu den Hardwaretraps zählen zum Beispiel: Hardwarereset (Trap Nr. 0), Window–Overflow (Trap Nr. 5), FP–Exception (Trap Nr. 8) et cetera. Diese Traps haben eine von der Hardware abhängige Bedeutung, bei einem bestimmten Hardwareereignis wird also unabhängig vom BS oder anderer Software der entsprechende Trap ausgelöst. Das BS muß für jeden dieser Traps entsprechende Traphandler bereitstellen.

Softwaretraps werden durch Software ausgelöst, und zwar durch *ticc*–Maschineninstruktionen (siehe hierzu auch [ArchMan]). Es gibt mehrere *ticc*–Befehle, die abhängig von bestimmten Bedingungen ein Trap auslösen. So eine Bedingung kann zum Beispiel sein, daß das Carry–Flag im Prozessorstatusregister gesetzt ist, es können insgesamt also genau die gleichen Bedingungen wie auch bei den normalen bedingten Sprungbefehlen geprüft werden. Ein *ticc*–Befehl erhält außerdem als Argument den Index des Softwaretraps, der ausgelöst werden soll. Der Indexwert liegt zwischen 0 und 127. Wird ein Softwaretrap ausgelöst, so wird 128 zu diesem Indexwert addiert, um den entgültigen Index des Traps zu erhalten (denn die Nummern der Softwaretraps liegen zwischen 128 und 255, die Nummern davor gehören zu Hardwaretraps). Beispiele für Softwaretraps sind: Division by Zero, Systemcall.

Wenn nun ein Trap ausgelöst wurde, geht die IU in den Supervisor–Mode und ermittelt die Nummer des Traps. Bei Hardwaretraps ist diese Nummer automatisch vorgegeben, bei Softwaretraps muß diese angegeben werden (siehe oben). Die IU führt nun den Code im *Traptable* aus, der dieser Nummer entspricht.

Der Traptable enthält 256 Einträge, für jeden Trap einen. Ein Eintrag umfaßt 4 32–Bit Wörter, die direkt ausführbaren Maschinencode enthalten (der Traptable enthält also *nicht* nur die Adressen der Traphandler, es erfolgt kein indirekter Sprung, sondern ein direkter Sprung in den Traptable). Ein Eintrag des Traptables enthält üblicherweise Instruktionen zum Speichern des PSRs, zum Speichern der Nummer des Traps und einen direkten Sprung zum Traphandler. Dies ist zum Beispiel der Eintrag für den "FPU–Disabled"–Trap (Nr. 4):

```
rd %psr, %l0
sethi %hi(0xf0005400), %l3
jmpl %l3+0x10, %g0
mov 4, %l4
```

Die Stelle im Hauptspeicher, wo der Traptable zu finden ist, ist im PSR angegeben. Üblicherweise ist dies die Adresse 0, man findet den Traptable also gleich am Anfang des *vmunix*–Executables, wovon man sich mit Hilfe des Disassembler *dism* überzeugen kann. "dism /vmunix" liefert folgendes:

```
        b 0x41a51
        nop
        nop
        nop
        rd %psr, %l0
        sethi %hi(0xf0005400), %l3
        jmpl %l3+0x10, %g0
        mov 0x201, %l4
        rd %psr, %l0
        sethi %hi(0xf011cc00), %l3
        jmpl %l3+0x2d4, %g0
        clr %l4
        rd %psr, %l0
        sethi %hi(0xf0005400), %l3
        jmpl %l3+0x10, %g0
        mov 3, %l4
        rd %psr, %l0
        sethi %hi(0xf0005400), %l3
        jmpl %l3+0x10, %g0
        mov 4, %l4
.
.
.
```

Das, was am Anfang als ".text" beschrieben ist, belegt die Bytes 0 bis 31 und ist der Header des *a.out* Dateiformats, siehe auch "man a.out". Der Programmcode beginnt immer erst ab Byte 32.

In den Traptable kann man nun direkt ein paar Maschineninstruktionen, die das Coprozessor–Enabled–Bit setzen, hineinschreiben und durch Auslösung des entsprechenden Traps ausführen lassen. Dies muß ein Softwaretrap sein, und zum Auslösen bietet sich der Befehl *ta* (= Trap Always, es wird also immer ein Trap ausgelöst, wenn dieser Befehl ausgeführt wird) an (siehe auch Funktion *toggleC*, Anhang B.1).

Der Softwaretrap benötigt natürlich auch noch eine Nummer. Theoretisch könnte man sich eine Nummer zwischen 0 und 128 aussuchen, aber die meisten Softwaretraps werden bereits von *SunOs* benutzt. Einen Überblick verschafft die Datei /sys/sun4m/trap.h, welche die zu den einzelnen Traps gehörenden Nummern angibt, und welche außerdem folgendes verlautbart:

```
/*
 * Software trap vectors 16 - 31 are reserved for use by the user
 * and will not be usurped by Sun.
 */
```

Für den Benutzer stehen also 16 Softwaretraps zur Verfügung. Da jeder Eintrag des Traptables 4 Maschineninstruktionen enthält, könnte man also ohne Probleme ein 64–Befehle–langes Programm im BS unterbringen, das im Supervisor–Mode läuft.

Für unsere Zwecke benötigen wir noch weniger Platz. Wir verwenden nur zwei Traps: einen Trap, der das Prozessorstatuswort zurückliefert (zum Testen, ob die Änderung auch wirklich durchgeführt wurde), und den Trap, der das Coprozessor–Enabled–Bit setzt. Der erste Softwaretrap soll die Nummer 16 (0x10), der zweite die Nummer 17 (0x11) haben, siehe auch Anhang C.2 oder B.1.

Hier ist der Assemblercode (enthalten in der Datei *t.s*), den wir in den Traptable einfügen wollen:

```
.text
        rd %psr, %i0            /* Soft-Trap Nr. 0x10 (psr lesen) */
        jmp %l2
        rett %l2 + 4
        nop
        rd %psr,%o1             /* Soft-Trap Nr. 0x11 (Copro-Bit toggeln) */
        sethi %hi(0x2000), %o2
        or %o1, %o2, %o3
```

```
        nop                     /* Soft-Trap Nr. 0x12 (unbenutzt) */
        nop                     /* 3 nops nach Aenderung von psr noetig */
        nop
        rd %psr, %i0
        jmp %l2                 /* Soft-Trap Nr. 0x13 (unbenutzt) */
        rett %l2 + 4
        nop
        nop
```

Der Index unseres ersten Softwaretraps im Traptable ist 0x80 + 0x10 = 0x90 = 9*16. Wir berechnen nun die Nummer des Bytes im *vmunix*–Executable, ab dem wir unseren Code einfügen müssen.

$$p = \underbrace{32}_{Header} + \underbrace{9*16}_{144.\ Eintrag} * \underbrace{4}_{4\ Wörter\ pro\ Eintrag} * \underbrace{4}_{4\ Byte\ pro\ Wort} = 2336$$

Erzeugen wir nun mittels "as -o t t.s" aus unserem Assemblerprogramm $t.s$ eine Datei t im *a.out*–Format. Der Maschinencode beginnt in t ab Byte 32 (wegen des Headers) und endet bei Byte 95 (16 Befehle, 4 Byte pro Befehl, also $32 + 16 * 4 - 1 = 95$).

Um den Code in *vmunix* einzufügen, benutzen wir das selbstgeschriebene Programm *fiddle* (siehe Anhang B.3). Jetzt können wir *vmunix* ändern:

```
>>cp /vmunix .
>>fiddle
File to be changed: vmunix
File to insert from: t
Name of output-file: vmunix.new
Insert which bytes from t (<from> <to>): 32 95
Insert these bytes into vmunix at byte-position: 2336
Writing bytes 0 to 2847 from vmunix to vmunix.new
Writing bytes 32 to 95 from t to vmunix.new
Writing rest from vmunix to vmunix.new
Finished.
>>chmod a+x vmunix.new
```

Nun können wir das neue Kernel auf unserer *SPARC* installieren:

```
>>/bin/su
<Passwort>
#cd /
#/bin/mv /vmunix /vmunix.old
#/bin/cp /.../vmunix.new /vmunix
#/usr/etc/halt
b
```

Falls das neue Kernel nicht laufen sollte:

```
<stop>-a
b vmunix.old -s
mv /vmunix.old /vmunix
reboot
```

Falls alles geklappt hat (bei uns hat es das jedenfalls), das Programm *coprotest* (Anhang B.1) starten, um zu sehen, ob Coprozessorbefehle ausführbar sind.

Die C++–Benutzerschnittstelle sorgt automatisch dafür, daß mittels des Softwaretraps das Enable–Coprozessor–Bit im PSR gesetzt wird, siehe hierzu Abschnitt 10.2.1 und Anhang C.2 (Funktion *enableCP*).

Kapitel 10

Benutzerschnittstelle

10.1 Einleitung

Der größte Teil des Projektes liegt im Bereich des Hardwaredesigns, nämlich im Entwurf des Coprozessors. Dieser Coprozessor soll dann, nachdem er auf *InCA* portiert worden ist, dort emuliert und wie ein hardwaremäßig vorhandener Coprozessor von einer *SPARC*–Workstation aus angesteuert werden. Dies geschieht durch die Ausführung von bestimmten Maschineninstruktionen für die Benutzung eines Coprozessors, die vom Maschinenbefehlssatz der Sparcarchitektur bereitgestellt werden.

Damit der emulierte Coprozessor unter realen Bedingungen angemessen getestet werden kann, benötigt man ein Testprogramm, das die Funktionen des Coprozessors durch Ausführung von Maschineninstruktionen flexibel und wiederholbar testet.

Dieses Programm soll in einer höheren Programmiersprache (C++) geschrieben werden, um

- Programmierfehler im Testprogramm zu minimieren und leichter entdeckbar zu machen (Fehlerminimierung) und
- kurzfristige Änderungen im Programm zu ermöglichen (Flexibilität).

Das Programm wiederum soll auf eine Bibliothek von elementaren Funktionen zur Ansteuerung des Coprozessors zugreifen. Diese Bibliothek wird angelegt, weil

- im Verlauf des Projektes schon sehr früh die benötigten Funktionen und deren Verhalten festgelegt werden können (Schnittstelle) und
- andererseits die Art der entgültigen Implementation noch offen ist, so aber auf einen späteren Zeitpunkt verschoben werden kann (Flexibilität der Implementierung) und
- keine Exceptions o.ä. seitens des Prozessors vorgesehen sind und somit Fehler des Benutzers auf Softwareebene abgefangen werden müssen (Fehlerbehandlung) und
- auf diese Weise der Coprozessor auch durch andere Programme bequem benutzt werden kann (Portierbarkeit).

ACHTUNG! Damit der Coprozessor benutzt werden kann, muß das Betriebsystem so geändert werden, daß man im Prozessorstatusregister das Enabled–Bit für den Coprozessor setzen kann. Siehe Abschnitt 9.2.2.

10.2 C–Bibliothek

In der statischen Bibliothek *libspline.a* wurden drei Objectfiles zusammengelinkt: *sfu.o*, *spline.o* und *cspline.o*.

Um die Funktionen der Bibliothek für ein Programm zu benutzen, muß man nur das entsprechende Headerfile im Sourcecode includen und die Bibliothek hinzulinken.

sfu.o	sfu.c	sfu.h	C–Funktionen für LDC– und STC–Befehle
spline.o	spline.C	spline.h	Die Klasse *Spline* und externe Funktionen in C++, die eine komfortable Berechnung von Splines ermöglichen.
cspline.o	cspline.C	cspline.h	C–Funktionen zur Splineberechnung (für diejenigen, die nicht in C++ programmieren wollen).

Tabelle 10.1: Inhalt der Bibliothek und wichtige Files

10.2.1 C–Funktionen für LDC– und STC-Befehle

Werden lediglich einfache LDC– und STC–Befehle benötigt, so kann man anstelle von Inline–Assemblerinstruktionen auch die dafür vorgesehenen Funktionen der Bibliothek benutzen. Dazu muß nur das Headerfile $sfu.h$ im Sourcecode includet und die Bibliothek später beim Linken hinzugelinkt werden.

ACHTUNG! Jeder Prozeß, der den Coprozessor benutzt, muß als erstes das Enabled–Bit für den Coprozessor im Prozessorstatuswort setzen. Dies erfolgt durch Aufruf der Funktion $enableCP$, die in der Bibliothek enthalten ist. Werden die Berechnungen über die Klasse *Spline* oder die C–Schnittstelle durchgeführt, so ist dies nicht nötig, weil dort die Funktion $enableCP$ automatisch aufgerufen wird.

Folgende Funktionen werden in der Datei $sfu.h$ deklariert:

Funktion:
int enableCP()

Beschreibung:
Setzt das CP–Enabled–Bit im Prozessor–Status–Register. Das neue Prozessor–Status–Wort wird als Integer zurückgegeben. Diese Funktion muß aufgerufen werden, bevor LDC– oder STC-Befehle ausgeführt werden, sonst gibt es einen "Illegal Instruction"–Fehler.

Funktion:
int getPSR()

Beschreibung:
Gibt das aktuelle Prozessor–Status–Wort als Integer zurück.

Funktion:
void resetSFU()

Beschreibung:
Sendet einen Reset–Befehl an den Coprozessor.

Funktion:
void ldcf(float f, int r)

Beschreibung:
Die Fließkommazahl f wird in das Coprozessor–Register Nr. r geschrieben. Beachte: $0 \leq r \leq 7$

Funktion:
void ldci(int i, int r)

Beschreibung:
Der Integer i wird in das Coprozessor–Register Nr. r geschrieben. Beachte: $0 \leq r \leq 7$

Funktion:
float stcf(int r)

Beschreibung:
Der Inhalt des Coprozessor–Registers Nr. r wird als Fließkomazahl zurückgegeben. Beachte: $0 \leq r \leq 3$

Funktion:
int stci(int r)

Beschreibung:
Der Inhalt des Coprozessor–Registers Nr. r wird als Integer zurückgegeben. Beachte: $0 \leq r \leq 3$

10.2.2 Die C++–Schnittstelle

Die C++–Schnittstelle stellt die Klasse *Spline* zur Verfügung. Jedes Objekt vom Typ *Spline* kann eine individuelle Menge von Stützstellen enthalten und so behandelt werden, als wäre es das einzige *Spline*–Objekt. Die Klasse sorgt automatisch dafür, daß korrekt mit dem Coprozessor kommuniziert wird und die Ergebnisse in den richtigen Objekten abgelegt werden, auch wenn mehrere Objekte den Coprozessor benutzen. Insbesondere benötigt der Benutzer keine Kenntnisse über die Ein– und Ausgabeprotokolle des Coprozessors.

spline.h enthält nur die Deklarationen der Klasse. Der Objectcode der einzelnen Methoden und Funktionen befinden sich in der Bibliothek *libspline.a*, der Sourcecode befindet sich in *spline.C*.

Solange nur *ein* Prozeß läuft, der die Bibliothek benutzt, ist eine korrekte Behandlung des Coprozessors automatisch gewährleistet. Mehrere Prozesse, die gleichzeitig laufen und die Bibliothek benutzen, machen die Ergebnisse unvorhersehbar. Diesen Mangel könnte man (in Zukunft) durch die Benutzung von Semaphoren beheben.

Die Klasse *Spline* enthält neben Konstruktoren und Destruktoren Methoden, die eine Liste von Stützstellen manipulieren: $addPt$, $delPt$, $clrPts$.

Sie enthält Methoden, die direkten Einfluß auf den Coprozessor nehmen (welche aber nicht unbedingt benutzt werden müssen): $calc$, $reset$.

Sie enthält eine Methode, um Spline–Berechnungen nicht mit dem Coprozessor, sondern mittels Software durchzuführen: $softCalc$.

Sie enthält Methoden, die bestimmte Informationen zurückliefern: $getSize$, $getPt$, $getRange$, $getCoeff$.

Außerdem enthält sie noch Methoden zur Ausgabe der Ergebnisse: $print$, $printMaplePlot$, $plot$.

Operatoren sind: << und =, und es gibt noch eine weitere externe Funktion: $SplineErrText$.

Konstruktoren, Destruktoren, Operatoren

Konstruktor:
Spline()

Beschreibung:
Erzeugt ein neues Objekt und initialisiert es.

Konstruktor:
Spline(Spline& s)

Beschreibung:
Erzeugt ein neues Objekt und initialisiert dessen Stützstellenliste mit der des Objektes s.

Destruktor:
~Spline()

Beschreibung:
Löscht ein Objekt. Falls dieses Objekt auf Ergebnisse des Coprozessors wartete, werden diese vor dem Löschen erst von Coprozessor geholt, damit dieser weitere Berechnungen durchführen kann.

Operator:
=

Beschreibung:
Das Objekt links von dem = erhält die Stützstellenliste des Objektes rechts von dem =.

Operator:
<<

Beschreibung:
Streamoperator zur Ausgabe der Daten des Objektes, siehe *print*.

Methoden zur Manipulation der Stützstellenliste

Methode:
int addPt(float x, float y)

Beschreibung:
Der Punkt (X,Y) wird in die Stützstellenliste uebernommen, falls die Liste nicht bereits das Maximum von 15 Punkten enthält und sie nicht bereits diesen Punkt oder einen Punkt mit derselben X–Koordinate enthält.

Die Stützstellenliste ist nach X–Koordinaten aufsteigend sortiert.

Ausgabe: Fehlercode.

Methode:
int delPt(float x, float y)

Beschreibung:
Falls der Punkt (X,Y) in der Stützstellenliste enthalten ist, so wird er entfernt.

Ausgabe: Fehlercode.

Methode:
int clrPts()

Beschreibung:
Aus der Stützstellenliste werden alle Einträge entfernt.

Ausgabe: Fehlercode.

Coprozessorbezogene Methoden

Methode:
int calc()

Falls die Stützstellenliste mindestens 3 Punkte enthält, werden diese an den Coprozessor übergeben.

Davor wird noch überprüft, ob ein Objekt bereits eine Coprozessor–Berechnung gestartet hat. Ist dies der Fall, so werden die Ergebnisse der laufenden Berechnung erst an das wartende Objekt übergeben, bevor die neue Berechnung mit den Stützstellen des aktuellen Objektes gestartet wird.

Diese Funktion wird automatisch aufgerufen, falls die Koeffizienten der Spline–Polynome mit $getCoeffs$ geholt werden, es ist also nicht unbedingt notwendig, *calc* zu benutzen. Es ist aber sinnvoll, wenn man während der Berechnung der Koeffizienten mittels des Coprozessors gleichzeitig schon etwas anderes im Programm erledigen will.

Ausgabe: Fehlercode.

Methode:
void reset()

Beschreibung:

Beschreibung:
Schickt einen *reset*-Befehl an den Coprozessor.

Softwarelösung zur Splineberechnung

Methode:
int softCalc()

Beschreibung:
Genau wie *calc*, nur wird hier nicht der Coprozessor zur Splineberechnung hinzugezogen, sondern ein in C++ implementierter Algorithmus.

Ausgabe: Fehlercode.

Zugriff auf diverse Daten

Methode:
int getSize()

Beschreibung:
Liefert die Länge der Stützstellenliste.

Methode:
int getPt(int nr, float *x, float *y)

Beschreibung:
Die X– und Y–Koordinaten des Punktes Nr. nr in der nach X–Koordinaten sortierten Stützstellenliste werden in x und y zurückgegeben.

Ausgabe: Fehlercode.

Methode:
int getRange(int nr, float *x1, float *y1, float *x2, float *y2)

getRange liefert folgendes zurück:

x1 = Minimum der X-Koordinaten der beiden Stuetzstellen des Polynoms *nr*
x2 = Maximum der X-Koordinaten
y1 = Minimum der Y-Koordinaten
y2 = Maximum der Y-Koordinaten

Ausgabe: Fehlercode.

Methode:
int getCoeff(int nr, float *a, float *b, float *c, float *d)

Beschreibung:
Falls die Koeffizienten der zur aktuellen Stützstellenliste gehörenden Splinepolynome noch nicht berechnet wurden, so wird automatisch *calc* aufgerufen.

Falls die Resultate der Berechnung noch nicht aus den Resultregistern des Coprozessors geholt wurden, so wird dies jetzt automatisch getan.

Dann werden die Koeffizienten des Splinepolynoms Nr. *nr* in den Variablen a, b, c, d zurückgegeben.

Dabei ist die Semantik der Variablen so zu verstehen, daß das Polynom *nr* die Form $a * X^3 + b * X^2 + c * X + d$ hat.

Ausgabe: Fehlercode.

Methoden zur Ausgabe von Daten

Methode:
void print(ostream& out = cout)

Beschreibung:
Gibt die Daten des Objektes formatiert als ASCII–Text aus. Per Default auf der Standardausgabe, aber man kann die Ausgabe durch Angabe eines Ostreams auch umleiten.

Methode:
int printMaplePlot(ostream& out = cout)

Beschreibung:
Gibt ein Plot–Commando als ASCII–Text aus, das dann unter *Maple* eingegeben werden kann und den Spline plotten läßt. Das Commando wird per Default auf der Standardausgabe ausgegeben, aber man kann die Ausgabe durch Angabe eines Ostreams auch umleiten.

Ausgabe: Fehlercode.

Methode:
int plot()

Beschreibung:
Mittels der *system*-Funktion wird *gnuplot* aufgerufen. Ein Fenster mit dem geplotteten Spline erscheint.

Ausgabe: Fehlercode.

Fehlercodes

char* SplineErrText(int nr)

Beschreibung: Diese externe ("extern" im Gegensatz zu den bisherigen Funktionen, die Elementfunktionen der Klasse *Spline* sind) Funktion liefert nach Angabe eines Fehlercodes den entsprechenden Text der Fehlermeldung zurück.

Code	Kürzel	Text
0	SP_OK	Ok
1	SP_MAXSIZE_EXCEEDED	Maximum amount of points exceeded
2	SP_REDUNDANT_POINT	Redundant point
3	SP_REDUNDANT_XCOORD	Redundant X-coordinate
4	SP_NO_SUCH_POINT	No such point
5	SP_TOO_FEW_POINTS	Too few points for calculation
6	SP_ILLEGAL_POLYNOME_NR	Illegal polynome-No.
7	SP_ILLEGAL_POINT_NR	Illegal point-No.
8	SP_NOT_CALCULATED	Coefficients haven't been calculated yet

Tabelle 10.2: Fehlercodes

10.2.3 Die C–Schnittstelle

Falls jemand lieber in C programmieren möchte, steht ihm durch *cspline.h* eine reine C–Schnittstelle zur Verfügung. Ansonsten muß auch hier wieder die Bibliothek *libspline.a* hinzugelinkt werden.

Die C–Schnittstelle enthält fast die gleichen Funktionen wie die C++–Schnittstelle, nur handelt es sich diesmal ausschließlich um externe Funktionen, während diese Funktionen in der C++–Schnittstelle als Elementfunktionen von Objekten behandelt wurden. Anstatt also eine Funktion über ein Objekt aufzurufen, wird die Funktion direkt aufgerufen (so, wie es in C nunmal üblich ist).

Dies wird intern so realisiert, daß sämtliche externen C–Funktionen nichts anderes tun, als in einem *einzigen*, für den Benutzer unsichtbaren Objekt, die entsprechenden Elementfunktionen aufzurufen. So zum Beispiel besteht der Rumpf der Funktion *SplClrPts* lediglich aus einem "$return\ s.clrPts()$" und der Rumpf der Funktion $SplAddPt(float\ x, float\ y)$ aus einem "$return\ s.addPt(x, y)$", wobei s ein statisches Objekt vom Typ *Spline* ist.

Die Handhabung, die Funktionsweise und die Restriktionen der C–Schnittstelle sind daher im Prinzip dieselben wie bei der C++–Schnittstelle.

Folgende Funktionen sind in *cspline.h* deklariert:

Funktionen zur Manipulation der Stützstellenliste

Funktion:
int SplAddPt(float x, float y)

Beschreibung:
Analog zu *addPt* (10.2.2).

Funktion:
int SplDelPt(float x, float y)

Beschreibung:
Analog zu *delPt* (10.2.2).

Funktion:
int SplClrPts()

Analog zu *clrPts* (10.2.2).

Coprozessorbezogene Funktionen

Funktion:
int SplCalc()

Beschreibung:
Analog zu *calc* (10.2.2).

Funktion:
int SplReset()

Beschreibung:
Analog zu *reset* (10.2.2).

Zugriff auf diverse Daten

Funktion:
int SplGetPt(int nr, float* x, float* y)

Beschreibung:
Analog zu *getPt* (10.2.2).

Funktion:
int SplGetRange(int nr, float *x1, float *y1, float *x2, float *y2)

Beschreibung:
Analog zu *getRange* (10.2.2).

Funktion:
int SplGetCoeff(int nr, float *a, float *b, float *c, float *d)

Beschreibung:
Analog zu *getCoeff* (10.2.2).

Funktionen zur Ausgabe von Daten

Funktion:
void SplPrint()

Beschreibung:
Analog zu *print* (10.2.2).

Funktion:
int SplMaplePlot()

Beschreibung:
Analog zu *printMaplePlot* (10.2.2).

---

int SplPlot()

Beschreibung:
Analog zu *plot* (10.2.2).

Fehlercodes

Funktion:
char* SplErrText(int nr)

Beschreibung: Analog zu *SplineErrText* (10.2.2).

10.3 Testprogramm

Das Testprogramm *spline* ist das letzte Programm, daß zum Testen des Coprozessors benutzt wird. Es ermöglicht eine relativ komfortable Eingabe von Stützstellen, die Berechnung der Splinepolynome und die Ausgabe des Ergebnisses mittels *gnuplot*. Dabei wird die Bibliothek *libspline.a* hinzugezogen.

Funktionen des Programms sind:

1. Stützstelle(n) hinzufügen
2. Stützstelle löschen (nach Nummer)
3. Stützstelle(n) löschen (nach Koordinaten)
4. Alle Stützstellen löschen
5. Berechnung der Koeffizienten mittels Software
6. Berechnung der Koeffizienten mittels Hardware (Coprozessor)
7. Plotten des Splines mit gnuplot
8. Programm beenden

Nach jeder Aktion wird der aktuelle Datenbestand angezeigt.

Kapitel 11

Projektmanagement

11.1 Leiter und Teilnehmer

Die Projektgruppe bestand aus 2 Projektgruppenleitern und 13 Studenten.

Leiter :

Prof. Franz-Josef Rammig
email : franz@uni-paderborn.de

Christof Nagel
email : nagel@uni-paderborn.de

Studenten : *(alphabetisch sortiert)*

Bellanger, Thomas
email : tombel@uni-paderborn.de

Hennig, Andreas
email : ace@uni-paderborn.de

Hochwald, Jürgen
email : cfjh@uni-paderborn.de

Jean-Baptiste, Edwin
email : belneeg@uni-paderborn.de

Jungblut, Ralf
email : jungblut@uni-paderborn.de

Kukuk, Thorsten
email : kukuk@uni-paderborn.de

Marcus, Sven
email : glueck@uni-paderborn.de

Niechziol, Michael
email : minie@uni-paderborn.de

Reike, Burkhard
email : reike@uni-paderborn.de

Ullmann, Frank
email : full@uni-paderborn.de

email : red@uni-paderborn.de

Werner, Lars
email : lawern@uni-paderborn.de

Willmer, Holger
email : dino@uni-paderborn.de

11.2 Seminarphase

Die Seminarphase der Projektgruppe erstreckte sich über 6 Wochen. Sie diente dazu, den Projektgruppenteilnehmern einiges an Wissen zu vermitteln, welches für die Teilnahme an der Projektgruppe benötigt wurde, ohne sich jedoch selbstständig in die Materie einzuarbeiten. Jeder Teilnehmer bereitete sich in das ihm zugeteilte Gebiet ein und trug seinen Vortrag, der sich in der Regel über eine Stunde erstreckte, der gesamten Projektgruppe vor.
Um das Seminar auch für jeden nachträglich zugänglich zu machen, wurde für jeden Vortrag eine kleine, 20 Seiten umfassende Seminararbeit angefertigt.

11.2.1 Splineinterpolation

In diesem Seminar von **Ralf Jungblut** geht es um die mathematischen Hintergründe der Spline–Berechnung. Erklärt wird der Weg, aus einer bestimmten Anzahl von Punkten eine mathematische Funktion zu konstruieren ($\rightarrow$ interpolieren). Das Beispiel am Ende des Seminars dient nocheinmal zur Verdeutlichung des doch recht komplizieren Algorithmusses.

11.2.2 Der Sparc Prozessor und sein CoPro

Nach einem kurzen geschichtlichen Überblick erklärt **Andreas Hennig** in seinem Seminar die Architektur des Sparc Prozessors. Er beschreibt die einzelnen Komponenten anhand eines Blockdiagrammes und geht dabei genauer auf die (für unsere Anwendung) wichtige Integer–Unit ein. Der zweite Teil des Seminares beschreibt die Anforderungen eines Coprozessors anhand des Bespieles FPU.

11.2.3 Projektsteuerung

Um eine genau geplante Folge von Arbeitsschritten sorgte sich **Michael Niechziol** in seinem Seminar. Er bezieht sich auf das Prozeßhandbuch von Siemens–Nixdorf und beschreibt die Organisation eines Projektes *(siehe nächstes Kapitel)*.

11.2.4 VHDL

Die Grundzüge der Hardware–Beschreibungssprache VHDL beschreibt **Sven Marcus** in seiner Ausarbeitung. Das Seminar gibt lediglich einen kleinen Einblick in VHDL und soll daher nicht dem Erlernen der Sprache dienen. Es ist vielmehr dafür gedacht, VHDL–Sourcen lesen zu können.

11.2.5 High–Level Synthese & PASS-Pedal

Das Seminar von **Burkhard Reike** teilt sich in zwei Hälften. Zum einen wird der Syntheseprozess erläutert, der dazu dient, das zu entwickelnde Chip auf Register–Transferebene darzustellen. Zum anderen wird das High–Level–Synthese–Tool PASS kurz vorgestellt.

11.2.6 Synopsys & Votan

Der Synopsys Design Compiler ist ein Logik–Synthese–Tool, das Logik–Designs übersetzt und für Geschwindigkeit und Chipgröße optimiert. **Thorsten Kukuk** beschreibt in seinem Seminar die Ar-

VHDL Optimization, Transformation und Analysis.

11.2.7 ALU–Konstruktion, Logiksynthese, Steuerwerksentwurf

Lars Werner erläutert in seiner Ausarbeitung einige Optimierungsverfahren, darunter die beiden bekannten Verfahren *Karnaugh–Veitch* und *Quine McCluskey*. Er beschreibt weiterhin typische Komponenten von ALUs, deren Steuerwerk und die eigentliche Erzeugung von Rechenwerken.

11.2.8 EDIF

EDIF ist ein Format, welches zur Übertragung von Designdaten zwischen verschiedenen Anwendungen dient. **Holger Willmer** beschreibt in seinem Seminar die Struktur einer EDIF-Datei.

11.2.9 Simulationstechniken

Edwin Jean Baptiste erörtert die Unterschiede zwischen den drei Haupttechniken einer Simulation (SCS = Streamline Code Simulation, EI = Equitemporal Iteration und CES = Critical Event Scheduling).

11.2.10 Platzieren und Verdrahten

In diesem Seminar von **Thomas Bellanger** geht es um die verschiedenen Möglichkeiten eines Layoutes. Er beschreibt einige Anordnungs- und Verbindungsschemata und erläutert die Problematik der Platzierung und Verdrahtung.

11.2.11 Design for Testability

Unter „Design for Testability" faßt man die Methoden und Konzepte zusammen, die die Testbarkeit einer Schaltung erhöhen oder überhaupt erst ermöglichen. **Claas Vieler** erklärt dabei grundlegende Konzepte des Testens mit Hilfe von Testmustern.

11.2.12 C–MOS–Technologien

Jürgen Hochwald, dessen Seminarvortrag aus zeitlichen Gründen erst gegen Ende der Projektgruppe gehalten wurde, beschreibt die physikalischen Grundlagen der C–MOS– Technologie. Er geht auf den Herstellungsprozeß ein und weist auch auf die Probleme der neuen Technologie hin.

11.2.13 FPGA / INCA

In dieser Seminarausarbeitung erklärt **Frank Ullmann** den Entwurf digitaler Schaltungen und beschreibt den Aufbau des Hardwaresimulators *Virtual ASIC*. Genauer beschrieben wird dabei der eigentliche Chip (FPGA), der eine solche Simulation überhaupt erst möglich macht.

11.3 Das Prozeßhandbuch

Die Projektgruppenteilnehmer haben sich zum größten Teil nach dem Leitprozeß bei SNI Vorgehensweise gerichtet. Das Projekt wurde dabei grob in vier Prozeßabschnitte aufgeteilt :

- Problemanalyse (P10 bis P30)
- Aufgabendefinition (A10 bis A30)
- Technische Realisierung (T10 bis B30)
- Betreuung / Einsatz (B30 bis B90)

Der Prozeßabschnitt „Problemanalyse" teilt sich in zwei Teile auf. Zum einen gibt es die **Ist–Analyse** (P10 bis P20), die derzeitige Lösungen bezüglich der weiteren Entwicklung analysiert und zum anderen das **Soll–Konzept**, das im Prinzip eine Auswertung des Ist–Konzeptes ist.

11.3.2 Aufgabendefinition

Auch dieser Abschnitt gliedert sich in zwei Bereiche auf. In dem Grobkonzept (A10 bis A20) werden die Produktanforderungen aus dem Sollkonzept hinsichtlich Eindeutigkeit und Vollständigkeit analysiert, während in dem Fachfeinkonzept (A20 bis A30) z.B. schon die Oberfläche bzw. die Schnittstellen des Produktes beschrieben werden.

11.3.3 Technische Realisierung

Bei der technischen Realisierung wird unterschieden zwischen der Designspezifikation, der Komponentenspezifikation, den getesteten Komponenten, der Integration, dem Testen und schließlich der Abnahme. Die Aufteilung des Produktes in mehrere Komponenten und das anschließende Zusammenfügen zum gesamten Produkt machte eine Aufteilung der Arbeit in verschiedene Gruppen überhaupt erst möglich.

11.3.4 Betreuung / Einsatz

Eine Betreuung des Projektes war zwar in unserem Fall erst vorgesehen, wurde dann aber wegen technischer Probleme bei der Verwaltung der einzelnen Komponenten wieder verworfen.

11.4 Gruppeneinteilungen

Während der zwei Semester der Projektgruppe wurden die Teilnehmer immer wieder in verschiedene Gruppen aufgeteilt, die dann jeweils spezielle Aufgaben erhielten.

11.4.1 Erste Phase

Die erste Aufteilung der Projektgruppe gliederte sich wie folgt :

- **Rechenkern :** Diese Gruppe machte sich Gedanken über das eigentliche Konzept der Splineberechnung. Sie machte Vorschläge, wie z.B. die benötigten Stützstellen von der CPU angefordert werden sollen und wie die Ergebnisse nach der Berechnung wieder zurückgegeben werden.
- **Benutzungsschnittstelle :** Diese Gruppe programmierte einige Funktionen, mit denen später dann der Benutzer mit dem Koprozessor kommunizieren kann.
- **Betriebssystem :** Um die notwendigen Änderungen am Betriebssystem machte sich diese Gruppe einige Gedanken. Hier mußte z.B. darauf geachtet werden, daß jeweils die richtige Einheit (IU, FPU oder Coprozessor) die Maschinenbefehle erhält.
- **Interface :** Die Gruppe „Interface" arbeitete, wie der Name auch schon sagt, an der Schnittstelle Coprozessor $\leftrightarrow$ CPU und hatte damit wohl die schwierigste Aufgabe in der Projektgruppe.

11.4.2 Zweite Phase

Die Neuaufteilung der Gruppen am 15. Dezember 95 erfolgte nach der Fertigstellung der P30–Dokumente wie folgt :

- **SFU–Interface :** (Konstruktion, Simulation von W. Hardt). Die Gruppe beschäftigte sich mit dem Interface von Wolfram Hardt, daß entsprechend den Anforderungen angepaßt werden sollte.

rithmus in der Programmiersprache ,,C" entwickelt, der dann später mit Speedchart in VHDL übersetzt werden sollte.

- **Rechenwerk :** (Datentyp–Konvertierung, Operationen, Teilrechenwerke). Diese Gruppe erstellte die einzelnen Rechenwerke, angefangen mit Halbaddierern bis hin zu fertigen Float-Dividierern.
- **Benutzerinterface :** (Software, Bildschirmausgabe, Testumgebung).

11.4.3 Dritte Phase

Am 3. Mai 95 wurden die Projektgruppenteilnehmer ein drittes Mal in andere Gruppen aufgeteilt :

- **Interface :** Diese Gruppe soll nun den Laboraufbau soweit fertig machen, eine C–Library mit Assemblerprozeduren entwerfen und die Spline–SFU mit Dummy–Kern testen.
- **Gesamtmodell :** Hier soll an einem Synopsys–Modell gearbeitet werden, das später compilierbar und synthetisierbar sein soll.
- **Algorithmus :***(keine Änderungen)*
- **RCS :** Diese Gruppe soll die gesamte Arbeit in der Projektgruppe koordinieren.

11.4.4 Vierte Phase

Am 14. Juni 95 wurde die bisherige Gruppe ,,Gesamtmodell" in eine Synthese– und eine Simulations–Gruppe aufgeteilt. Die Synthese–Gruppe hatte die Aufgabe, zunächst die einzelnen Rechenwerke zu synthetisieren, um dann eine Gesamtsynthese zu starten, während die Simulationsgruppe den Algorithmus incl. aller Rechenwerke auf Korrektheit prüfte.
Die Gruppe ,,Management" bzw. ,,RCS" wurde mit dem Testen von Inca beauftragt. Ihre eigentliche Aufgabe, das Managen der Gruppe, wurde mehr und mehr vernachläßigt.

11.5 Programmieren unter CVS

CVS – was ist das überhaupt? CVS steht für "Concurrent-Version-System" ist ein "Source-Control" und "Revision-Control" Tool, entwickelt, um größere Softwareprojekte, an denen mehrere Entwickler arbeiten, zu unterstützen. CVS ist ein Programmpacket, was wiederum auf anderen Programmen (RCS , diff s.u.) aufbaut. Beim Einsatz von CVS wird die Kontrolle der Sourcen komplett durch CVS-Befehle erledigt ("Source-Control"). "Revision-Control" bedeutet, daß man jede Änderung eines Sourcefiles mitprotokolliert und gegebenenfalls wieder rückgängig machen kann. Wird nun lauffähiger Code durch Fehlerhaften überschrieben, so restauriert man mittels CVS die vorangehende "Revision" (Revision: kleine Änderung, noch keine neue "Version"). Ein weiterer Grund, warum wir uns für CVS entschieden haben ist, daß mehrere Entwickler gleichzeitig (multiple-developer) an einer Datei arbeiten können, ohne sich gegenseitig zu behindern. Dies wird durch sog. COPY-EDIT-MERGE erreicht, d.h. jeder Entwickler arbeitet auf einer Kopie der Sourcen, macht dort seine Änderungen und "mergt" diese Daten mit dem globalen Model, dem sog. "REPOSITORY". Um nun CVS zu benutzen, müssen folgendes Environmentvariablen gesetzt sein, im .cshrc wird z.B. durch folgende Zeilen gesetzt:

```
# ENVIRONMENT fuer CVS
#
# hier liegt z.B. das "Repository", die globale Kopie
# des gesamten Projektes
#
setenv CVSROOT /homes/prometheus/spline/red/CVSROOT
#
# hier liegen die Binaries von RCS,
#
```

```
#
# CVS muss ausserdem im Suchpfad sein
#
set path = ( $path /usr/local/cvs/bin)
```

Da CVS auf RCS (Revison-Control-System) aufbaut und Programme von RCS aufruft, muß RCS-BIN gesetzt werden. RCS ist ein etwas veraltertes Tool, welches Komplikationen dadurch verhindert, daß höchstens ein Entwickler an einer Datei arbeiten kann (Semaphore). Durch dieses "Filelocking" kommt es zu einer "Seriallisierung", wodurch Resourcen (manpower) verschwendet wird (ein/mehrere Entwickler müssen auf Einen warten). Durch das COPY-EDIT-MERGE von CVS wird dies geschickt umgangen. Das REPOSITORY ist nicht etwa in dem Format der eigentlichen Quellfiles gespeichert, sondern im sog. DIFF-Format (s. man diff). Dies ermöglicht auch die Wiederherstellung aller Revisionen eines Files. Ein leeres REPOSITORY muß vor der Benutzung von CVS durch "cvsinit" (s. man cvsinit) erstellt werden. Das REPOSITORY, im weiteren nur noch Rep genannt, ist hierachisch gegliedert. Der Zugriff erfolgt über sogennante Module. Module sind lediglich symbolische Namen für Mengen von Files, Verzeichnissen oder ganzen Teilbäumen des Gesamtmodells. Selbst die administrativen Files (Moduldef., Logfiles, History, Scripte), welche unter $CVSROOT/CVSROOT liegen, werden durch CVS selber verwaltet. Dadurch wird auch hier die Konsistenz bewahrt. Eine Änderung des Gesamtmodells läuft dann folgendermassen ab:

```
red@pollux [/homes/prometheus/spline/red/CVS/test] >>ls
```

Mit diesem Kommando wird das Module "modules" ausgechecked.

```
red@pollux [/homes/prometheus/spline/red/CVS/test] >>cvs checkout modules
U modules/modules
red@pollux [/homes/prometheus/spline/red/CVS/test] >>ls
modules/
```

Dann wird das Modul (File, Datei) editiert und danach der Status der Datei angezeigt.

```
red@pollux [/homes/prometheus/spline/red/CVS/test] >>vi modules/modules

red@pollux [/homes/prometheus/spline/red/CVS/test] >>cvs status
cvs status: Examining modules
===================================================================
File: modules           Status: Locally Modified

    Version:            1.1     Thu Aug 10 11:43:31 1995
    RCS Version:        1.1     /homes/prometheus/spline/red/CVSROOT/CVSROOT/modules,v
    Sticky Tag:         (none)
    Sticky Date:        (none)
    Sticky Options:     (none)
```

Und zu Schluss wird alles wieder "eingecheckt" (commit). Hier werden auch evtl. Konflikte aufgedeckt und behoben.

```
red@pollux [/homes/prometheus/spline/red/CVS/test] >>cvs commit
cvs commit: Examining modules
cvs commit: Committing modules
Checking in modules;
/homes/prometheus/spline/red/CVSROOT/CVSROOT/modules,v  <--  modules
new revision: 1.2; previous revision: 1.1
done
```

```
red@pollux [/homes/prometheus/spline/red/CVS/test] >>
```

Diese letzten Seiten beschreiben nur einen kleinen Teil des Funktionsumfangs von CVS. Weitere wichtige Features von CVS sind die Branches, d.h. man kann verschiedene "Teilstränge" der Module parrallel entwickeln und später wieder zusammenführen. Man kann bestimmte Teilbäume markieren (taggen) und diesen Zustand einfrieren (freeze). Man kann bestimmte Scripte vor/nach auschecken/commiten ausführen und beliebig mitprotokollieren. Ausführliche und weiterführende Informationen findet man im "CVS REFERENCE MANUAL Ver. 1.3.1" von Per Cederqvist sowie im CVS-FAQ.

Kapitel 12

Fazit

Um es vorwegzunehmen : Das eigentliche Ziel, einen fertigen Spline-Koprozessor zu entwickeln, um ihn nachher auf dem Hardwareemulator zu simulieren, hat leider nicht geklappt.
Der Grund lag allerdings nicht an fehlender Kompetenz — es war vielmehr der zeitliche Faktor, der es uns unmöglich machte, unser Projektgruppenziel zu erreichen. Allerdings zählten in den zwei Semestern vielmehr die kleineren Ziele, die ein jeder von uns für sich vebuchen konnte. So funktionierten z.B. alle vier Rechenwerke (Addierer, Subtrahierer, Multiplizierer und Dividierer) einwandfrei. Nicht zu vergessen ist auch die Seminarphase im ersten Semester, die als Einstieg in die Problematik der Entwicklung eines Chips diente und die Erfahrung, die wir mit den verschiedenen Tools im Laufe der Zeit gesammelt haben.
Insgesamt läßt sich also sagen, daß die Arbeit in der Projektgruppe im großem und ganzen doch recht erfolgreich war. Daß das eigentliche Ziel nicht erreicht wurde, ist zwar schade, ändert jedoch nichts an der Tatsache, daß alle Projektgruppenteilnehmer in diesem Jahr viel dazu gelernt haben.

Anhang A

Sourcen für *tester*-Tools

A.1 Makefile

```
 1  all: mkmon mkvec
 2
 3  mkmon.yy.c: mkmon.l
 4  rm -f mkmon.yy.c
 5  flex -t mkmon.l > mkmon.yy.c
 6
 7  mkmon: mkmon.yy.c
 8  gcc -o mkmon mkmon.yy.c -ll
 9
10  parse1.tab.c: parse1.y table.h
11  bison -d -v parse1.y
12  sed 's/yy/p1/g' parse1.tab.c | sed 's/YY/P1/g' > p.t.c
13  sed 's/yy/p1/g' parse1.tab.h | sed 's/YY/P1/g' > p.t.h
14  rm -f parse1.tab.*
15  mv p.t.c parse1.tab.c
16  mv p.t.h parse1.tab.h
17
18  parse1.yy.c: parse1.l table.h
19  rm -f parse1.yy.c
20  flex -L -t parse1.l | sed 's/yy/p1/g' | sed 's/YY/P1/g' > parse1.yy.c
21
22  parse2.tab.c: parse2.y table.h
23  bison -d -v parse2.y
24  sed 's/yy/p2/g' parse2.tab.c | sed 's/YY/P2/g' > p.t.c
25  sed 's/yy/p2/g' parse2.tab.h | sed 's/YY/P2/g' > p.t.h
26  rm -f parse2.tab.*
27  mv p.t.c parse2.tab.c
28  mv p.t.h parse2.tab.h
29
30  parse2.yy.c: parse2.l table.h
31  rm -f parse2.yy.c
32  flex -L -t parse2.l | sed 's/yy/p2/g' | sed 's/YY/P2/g' > parse2.yy.c
33
34  mkvec: main.C parse1.tab.c parse1.yy.c parse2.tab.c parse2.yy.c
35  g++ -g -o mkvec main.C parse1.yy.c parse1.tab.c parse2.tab.c parse2.yy.c -ll
36
37  clean:
38  rm -f *.yy.c *.tab.c *.tab.h *.output mkvec mkmon
```

```
 1  /*  LAST EDIT: Thu Sep  7 21:01:32 1995 by Burkhard Reike (reike)  */
 2  #include <stdio.h>
 3
 4  #define MAXDRIVERS 10
 5  #define MAXSTRLEN 256
 6  #define MAXSIGNALS 512
 7
 8  enum TesterMode {drive, strobe, undef};
 9  enum Value {L,H,Z};
10
11  class Driver{
12  public:
13    char name[MAXSTRLEN];
14    TesterMode mode;
15    Driver(){
16      name[0] = 0;
17      mode = undef;
18    }
19  };
20
21  class Signal{
22  private:
23    char* _name;
24    int _dlen;
25    Driver _drivers[MAXDRIVERS];
26  public:
27    Value value;
28    TesterMode mode;
29
30    Signal(){
31      _dlen = 0;
32      mode = undef;
33      value = Z;
34    }
35    Signal(char* n){
36      _name = new char[strlen(n)+1];
37      strcpy(_name,n);
38      _dlen = 0;
39      mode = undef;
40      value = Z;
41    }
42
43    ~Signal(){ delete _name; }
44
45    int entries() { return _dlen; }
46    char* name() { return _name; }
47
48    addDriver(TesterMode m, char* n){
49      if (_dlen == MAXDRIVERS){
50        fprintf(stderr,"Error: Maximum amount of drivers ( MAXDRIVERS ) \
51  exceeded.\n");
52        exit(1);
53      }
54      if (strlen(n) >= MAXSTRLEN){
55        fprintf(stderr,"Error: Maximum stringsize ( MAXSTRLEN ) exceeded.\n");
56        exit(1);
57      }
```

```
59      _drivers[_dlen++].mode = m;
60    }
61
62    Driver& getDriver(int num){
63      if (num < 0 || num >= _dlen){
64        fprintf(stderr,"Error: Illegal arrayindex.\n");
65        exit(1);
66      }
67      return _drivers[num];
68    }
69  };
70
71  class Signals{
72  public:
73    Signal* sigs[MAXSIGNALS];
74    int len;
75    Signals(){
76      len = 0;
77    }
78    ~Signals(){
79      int i;
80      for (i=0; i<len; i++) delete sigs[i];
81    }
82  };
```

A.3 mkmon.l

```
 1  ; LAST EDIT: Thu Sep  7 21:04:24 1995 by Burkhard Reike (reike)
 2  %%
 3
 4  \/[A-Za-z0-9\/_()]+ { printf("%s ",yytext); }
 5  [ \t\n]+
 6  .
 7
 8  %%
 9
10  main(int argc, char**argv){
11    ++argv, --argc;
12    if (argc > 0)
13      yyin = fopen(argv[0],"r");
14    else
15      yyin = stdin;
16    printf("set watchsigs ");
17    yylex();
18    printf("\n");
19    printf("set outfile monitors        -- write monitorresults into this\n");
20    printf("                            -- file\n");
21    printf("\n");
22    printf("set outdevtag tmon          -- devicetag for monitorresult-\n");
23    printf("                            -- file\n");
24    printf("\n");
25    printf("set mprefix M               -- prefix of monitornames\n");
26    printf("\n");
27    printf("open $outdevtag $outfile    -- open outputfile\n");
28    printf("delete *                    -- remove all monitors\n");
29    printf("foreach a in $watchsigs\n");
30    printf("monitor -c -e -o $outdevtag -n $mprefix -x ^fprint \"time: \
31  %%t signal: %%t value: %%r\\n\" \\$now $a $a^ event $a\n");
```

```
33 }
34
```

A.4 parse1.l

```
 1 %{
 2 #include <stdio.h>
 3 #include <string.h>
 4 #include "table.h"
 5 #include "parse1.tab.h"
 6 %}
 7
 8 %%
 9
10 [A-Za-z0-9_]+:        { strcpy(p1lval.str,p1text);
11                         p1lval.str[strlen(p1text)-1] = 0;
12                         return SIGNAL;
13                       }
14 drive                 { p1lval.mode = drive; return MODE; }
15 strobe                { p1lval.mode = strobe; return MODE; }
16 \/[A-Za-z0-9\/_()]+   { strcpy(p1lval.str,p1text); return NAME; }
17 [\t\n]+
18 .
19
20 %%
21
22 int p1error (char* s)  /* Called by p1parse on error */
23 {
24   printf ("%s\n", s);
25 }
26
27 #ifndef p1wrap
28 int p1wrap( void ) {
29   return 1;
30 }
31 #endif
```

A.5 parse1.y

```
 1 /*  LAST EDIT: Sun Jun 25 20:02:17 1995 by Burkhard Reike (reike)  */
 2 %{
 3 #include <stdio.h>
 4 #include "table.h"
 5 extern int p1lex();
 6 extern int p1error(char*);
 7 extern Signals signals;
 8 Signal* actsig;
 9 char* sig;
10 %}
11
12 %union{
13   char str[MAXSTRLEN];
14   TesterMode mode;
15 }
16
17 %token <str> SIGNAL
18 %token <str> NAME
19 %token <mode> MODE
20
```

```
22
23  input: sigdef
24  | input sigdef
25  ;
26
27  sigdef: SIGNAL
28  {
29    actsig = new Signal($1);
30    signals.sigs[signals.len++] = actsig;
31  }
32  drivers
33  ;
34
35  drivers: /* empty */
36  | drivers modeplusname
37  ;
38
39  modeplusname: MODE NAME { actsig->addDriver($1,$2); }
40  ;
```

A.6 parse2.l

```
 1  %{
 2  #include <stdio.h>
 3  #include <string.h>
 4  #include "table.h"
 5  #include "parse2.tab.h"
 6  %}
 7
 8  %%
 9
10  '.' { switch(p2text[1]){
11          case '0': p2lval.val = L; break;
12          case '1': p2lval.val = H; break;
13          case 'Z': p2lval.val = Z; break;
14          default: p2lval.val = Z;
15        }
16        return VALUE;
17      }
18
19  [0-9]+ { p2lval.l = atol(p2text); return TIME; }
20
21  \/[A-Za-z0-9\/_()]+ { strcpy(p2lval.str,p2text); return P2NAME; }
22  [\t\n]+
23  .
24
25  %%
26
27  int p2error (char* s)  /* Called by p2parse on error */
28  {
29    printf ("%s\n", s);
30  }
31
32  #ifndef p2wrap
33  int p2wrap( void ) {
34    return 1;
35  }
36  #endif
```

```
1  /*  LAST EDIT: Sun Jun 25 20:03:28 1995 by Burkhard Reike (reike)  */
2  %{
3  #include <stdio.h>
4  #include "table.h"
5  extern int p2lex();
6  extern int p2error(char*);
7  extern void printvector();
8  extern void addMon(char*,Value);
9  long t = -1;
10 %}
11
12 %union{
13   char str[MAXSTRLEN];
14   Value val;
15   long l;
16 }
17
18 %token <str> P2NAME
19 %token <val> VALUE
20 %token <l> TIME
21
22 %%
23
24 input: /* empty */
25 | input event
26 ;
27
28 event: TIME
29 {
30   if (t == -1) t = $1;
31   else
32     if ($1 != t){
33     /*  printf("printvector\n"); */
34       printvector();
35       t = $1;
36     }
37 }
38 P2NAME VALUE
39 {
40  /* printf("addMon(%s,",$3);
41   if ($4 == L) printf(" L)\n");
42   if ($4 == H) printf(" H)\n");
43   if ($4 == Z) printf(" Z)\n");*/
44   addMon($3,$4);
45 }
46 ;
```

A.8 main.C

```
1  //  LAST EDIT: Sun Jun 25 19:58:00 1995 by Burkhard Reike (reike)
2  #include <stdio.h>
3  #include <string.h>
4  #include "table.h"
5
6  extern int p1parse();
7  extern int p2parse();
8  extern FILE *p1in, *p2in;
```

```
10  FILE *vecout, *namout;
11
12  Signals signals;
13
14  main(int argc, char**argv){
15    ++argv, --argc;
16    if (argc < 2){
17      printf("Usage: mkvec <signaldescr-file> <monitorfile>\n");
18      return 0;
19    }
20
21    p1in = fopen(argv[0],"r");
22    p1parse();
23    fclose(p1in);
24
25    namout = fopen("names.map","w");
26    int i,j;
27    Signal* si;
28    TesterMode m;
29    for (i=0; i<signals.len; i++){
30      si = signals.sigs[i];
31      fprintf(namout,"%s %d;\n",si->name(),i);
32
33  /*
34      printf("Signal: %s\n", si->name());
35      for (j=0; j<si->entries(); j++){
36        m = si->getDriver(j).mode;
37        printf("mode: ");
38        if (m == drive) printf("drive ");
39        if (m == strobe) printf("strobe ");
40        if (m == undef) printf("undef ");
41        printf("name: %s\n",si->getDriver(j).name);
42      }
43  */
44    }
45    fprintf(namout,"END\n");
46    fclose(namout);
47
48    p2in = fopen(argv[1],"r");
49    vecout = fopen("vectors.vec","w");
50    p2parse();
51    fclose(p2in);
52    fclose(vecout);
53  }
54
55  typedef struct dummy2{
56    char name[MAXSTRLEN];
57    Value value;
58  } MonResult;
59
60  MonResult mon[MAXSIGNALS];
61  int mlen = 0;
62
63  void addMon(char* name, Value val){
64    strcpy(mon[mlen].name,name);
65    mon[mlen++].value = val;
66  }
67
```

```
 69    int i,j,k;
 70    char* n;
 71    Signal* si;
 72    int match;
 73
 74    // update
 75    for (i=0; i<signals.len; i++){
 76      match = 0;
 77      si = signals.sigs[i];
 78      for (j=0; j<si->entries() && !match; j++){
 79        n = si->getDriver(j).name;
 80        for (k=mlen-1; k>=0 && !match; k--)
 81  if (!strcmp(n,mon[k].name)){
 82    si->value = mon[k].value;
 83    si->mode = si->getDriver(j).mode;
 84    match = 1;
 85  }
 86      }
 87    }
 88
 89    mlen = 0;
 90
 91    // output
 92
 93    Value svalue;
 94    TesterMode smode;
 95
 96    fprintf(vecout,"-");
 97    for (i=0; i<signals.len; i++){
 98      si = signals.sigs[i];
 99      svalue = si->value;
100      smode = si->mode;
101      if (smode == undef) fprintf(vecout,"*");
102      if (smode == strobe){
103        if (svalue == L) fprintf(vecout,"0");
104        if (svalue == H) fprintf(vecout,"1");
105        if (svalue == Z) fprintf(vecout,"Z");
106      }
107      if (smode == drive){
108        if (svalue == L) fprintf(vecout,"L");
109        if (svalue == H) fprintf(vecout,"H");
110        if (svalue == Z) fprintf(vecout,"*"); // 'Z' can only be strobed
111      }
112    }
113    fprintf(vecout,";\n");
114  }
```

Anhang B

Manipulationen an *SunOs*

B.1 coprotest.c

```
 1  /*  LAST EDIT: Tue Jun 13 13:33:10 1995 by Burkhard Reike (reike)  */
 2  #include <stdio.h>
 3
 4  int getpsr(){
 5    int trapnr, ret;
 6
 7    trapnr = 0x10;
 8
 9    asm("ld %0,%%o1" : : "m" (trapnr) : "o1");
10    asm("ta %%o1" : : : "o0");
11    asm("st %%o0,%0" : "=m" (ret));
12
13    return ret;
14  }
15
16  int toggleC(){
17    int trapnr, ret;
18
19    trapnr = 0x11;
20
21    asm("ld %0,%%o1" : : "m" (trapnr) : "o1");
22    asm("ta %%o1" : : : "o0");
23    asm("st %%o0,%0" : "=m" (ret));
24
25    return ret;
26  }
27
28  /*
29  int toggleNback(){
30    int trapnr1,trapnr2,ret;
31
32    trapnr1 = 0x10;
33    trapnr2 = 0x11;
34
35    asm("ld %0,%%o1" : : "m" (trapnr2) : "o1");
36    asm("ld %0,%%o2" : : "m" (trapnr1) : "o2");
37    asm("ta %o1");
38    asm("ta %%o2" : : : "o0");
39    asm("st %%o0,%0" : "=m" (ret));
40
41    return ret;
```

```
43 */
44
45 void sendLDC(){
46   int bla = 0;
47   asm("ld %0,%%c0" : : "m" (bla));
48 }
49
50 void printformat(int c){
51   int i;
52   int arr[32];
53
54   for (i=0; i<32; i++){
55     arr[i] = (c & 1) ? 1 : 0;
56     c >>= 1;
57   }
58
59   for (i=31; i>=0; i--) printf("%d",arr[i]);
60 }
61
62 main(){
63   float x=1.0;
64   int choice,status;
65   x *= 2.5;
66
67   while(1){
68     printf("1: PSR ausgeben\n");
69     printf("2: CP-Bit im PSR aendern\n");
70     printf("3: LDC-Befehl ausfuehren\n");
71 /*    printf("4: CP toggeln und PSR ausgeben\n"); */
72     printf("\nIhre Wahl: ");
73     scanf("%d",&choice);
74     switch(choice){
75       case 1: printformat(status=getpsr());
76       if (status & (1 << 13)) printf("\nCopro-Bit (Bit 13) ist gesetzt\n");
77       else printf("\nCopro-Bit (Bit 13) ist nicht gesetzt\n");
78       break;
79       case 2: printformat(status=toggleC());
80       if (status & (1 << 13)) printf("\nCopro-Bit (Bit 13) ist gesetzt\n");
81       else printf("\nCopro-Bit (Bit 13) ist nicht gesetzt\n");
82       break;
83       case 3: sendLDC();
84       break;
85 /*      case 4: printformat(status=toggleNback());
86       if (status & (1 << 13)) printf("\nCopro-Bit (Bit 13) ist gesetzt\n");
87       else printf("\nCopro-Bit (Bit 13) ist nicht gesetzt\n");
88       break;
89 */
90       default: printf("Unerlaubte Eingabe!\n");
91     }
92   }
93 }
```

B.2 t.s (Assemblercode für Softwaretraps)

```
1 .text
2         rd %psr, %i0            /* Soft-Trap Nr. 0x10 (psr lesen) */
3         jmp %l2
4         rett %l2 + 4
```

```
 6          rd %psr,%o1             /* Soft-Trap Nr. 0x11 (Copro-Bit toggeln) */
 7          sethi %hi(0x2000), %o2
 8          or %o1, %o2, %o3
 9          mov %o3, %psr
10          nop                     /* Soft-Trap Nr. 0x12 (unbenutzt) */
11          nop                     /* 3 nops nach Aenderung von psr noetig */
12          nop
13          rd %psr, %i0
14          jmp %l2                 /* Soft-Trap Nr. 0x13 (unbenutzt) */
15          rett %l2 + 4
16          nop
17          nop
18
```

B.3 fiddle.C

```
 1  /*  LAST EDIT: Sat Jun 10 20:05:48 1995 by Burkhard Reike (reike)  */
 2  #include <stdlib.h>
 3  #include <stdio.h>
 4  #include <stream.h>
 5  #include <fstream.h>
 6
 7  void main(){
 8    char src1n[64], src2n[64], trgtn[64];
 9    long p, from, to;
10
11    printf("File to be changed: ");
12    scanf("%s",src1n);
13    ifstream src1(src1n);
14    if (!src1){
15      printf("No such file.\n");
16      exit(0);
17    }
18    printf("File to insert from: ");
19    scanf("%s",src2n);
20    ifstream src2(src2n);
21    if (!src2){
22      printf("No such file.\n");
23      exit(0);
24    }
25    printf("Name of output-file: ");
26    scanf("%s",trgtn);
27    ofstream trgt(trgtn);
28    if (!trgt){
29      printf("File couldn't be opened.\n");
30      exit(0);
31    }
32    printf("Insert which bytes from %s (<from> <to>): ",src2n);
33    scanf("%d %d",&from,&to);
34    printf("Insert these bytes into %s at byte-position: ",src1n);
35    scanf("%d",&p);
36
37    long i=0;
38    char ch;
39
40    if (i< p) printf("Writing bytes 0 to %d from %s to %s\n",p-1,src1n,trgtn);
41    while (i < p){
42      if (src1.get(ch)) trgt.put(ch);
```

```
44        if (!src1.eof() || trgt.bad()){
45  printf("An error occured.\n");
46  exit(0);
47        }
48      }
49      i++;
50    }
51
52    printf("Writing bytes %d to %d from %s to %s\n",from,to,src2n,trgtn);
53    src2.seekg(from,ios::seek_dir(0));
54    while (i < p + to - from + 1){
55      src1.get(ch); // advance on src1
56      if (src2.get(ch)) trgt.put(ch);
57      else{
58        if (!src2.eof() || trgt.bad()){
59  printf("An error occured.\n");
60  exit(0);
61        }
62      }
63      i++;
64    }
65
66    printf("Writing rest from %s to %s\n",src1n,trgtn);
67    while (src1.get(ch)) trgt.put(ch);
68    if (!src1.eof() || trgt.bad()){
69      printf("An error occured.\n");
70      exit(0);
71    }
72    src1.close();
73    src2.close();
74    trgt.close();
75    printf("Finished.\n");
76  }
```

Anhang C

Sourcen für die Benutzerschnittstelle

C.1 sfu.h

```
 1  /*  LAST EDIT: Tue Jun 13 23:44:35 1995 by Burkhard Reike (reike)  */
 2
 3  #ifndef __sfu_h
 4  #define __sfu_h
 5
 6  extern void ldcf(float, int);   /* Load float into coprocessor-register */
 7  extern void ldci(int, int);     /* Load integer into coprocessor-register */
 8  extern float stcf(int);         /* Return float from coprocessor-register */
 9  extern int stci(int);           /* Return integer from coprocessor-register */
10  extern void resetSFU();         /* Reset SFU */
11  extern int getPSR();            /* Get PSR */
12  extern int enableCP();          /* Enable SFU and return new PSR */
13
14  #endif /*!__sfu_h*/
```

C.2 sfu.c

```
 1  /*  LAST EDIT: Tue Jun 13 23:45:51 1995 by Burkhard Reike (reike)  */
 2
 3  #include <stdio.h>
 4
 5  #define TRAP_GET_PSR 0x10
 6  #define TRAP_ENABLE_CP 0x11
 7
 8  #define LDC(adr,register) \
 9  switch (register){ \
10  case 0: __asm __volatile("ld %0,%%c0" : : "m" (adr)); break; \
11  case 1: __asm __volatile("ld %0,%%c1" : : "m" (adr)); break; \
12  case 2: __asm __volatile("ld %0,%%c2" : : "m" (adr)); break; \
13  case 3: __asm __volatile("ld %0,%%c3" : : "m" (adr)); break; \
14  case 4: __asm __volatile("ld %0,%%c4" : : "m" (adr)); break; \
15  case 5: __asm __volatile("ld %0,%%c5" : : "m" (adr)); break; \
16  case 6: __asm __volatile("ld %0,%%c6" : : "m" (adr)); break; \
17  case 7: __asm __volatile("ld %0,%%c7" : : "m" (adr)); break; \
18  default : printf("Unerlaubtes Register (%d) in LDC-Befehl\n",register); \
19  }
20
21  #define STC(register,adr) \
22  switch(register){ \
```

```
24 case 1: __asm __volatile("st %%c1,%0" : "=m" (adr)); break; \
25 case 2: __asm __volatile("st %%c2,%0" : "=m" (adr)); break; \
26 case 3: __asm __volatile("st %%c3,%0" : "=m" (adr)); break; \
27 default : printf("Unerlaubtes Register (%d) in STC-Befehl\n",register); \
28 }
29
30 /* reset = "10xx xxx1 1011 xxxx xxxx xxxx xxxx xxxx" */
31 #define SFURESET __asm __volatile(".word 0x81b00000");
32
33
34 /* Function: void ldcf(float f, int reg)                        */
35 /* Purpose : Loads the float which is contained in 'f' into the */
36 /*           coprocessor-register No. 'reg'.                    */
37
38 void ldcf(float f, int reg){
39   LDC(f,reg)
40 }
41
42
43 /* Function: void ldci(int i, int reg)                                  */
44 /* Purpose : Loads the integer contained in 'i' into the                */
45 /*           coprocessor-register No. 'reg'.                            */
46
47 void ldci(int i, int reg){
48   LDC(i,reg)
49 }
50
51
52 /* Function: float stcf(int reg)                                        */
53 /* Purpose : Returns the contents of copro-register No. 'reg' (as float). */
54
55 float stcf(int reg){
56   float ret;
57   STC(reg,ret)
58   return ret;
59 }
60
61 /* Function: int stci(int reg)                                          */
62 /* Purpose : Returns the contents of copro-register No. 'reg' (as int).  */
63
64 int stci(int reg){
65   int ret;
66   STC(reg,ret)
67   return ret;
68 }
69
70 /* Function: void resetSFU()                                            */
71 /* Purpose : Send reset-command to SFU                                  */
72
73 void resetSFU(){
74   SFURESET
75 }
76
77 /* Function: int getPSR()                                               */
78 /* Purpose : Returns PSR                                                */
79
80 int getPSR(){
81   int trapnr, ret;
```

```
  trapnr = TRAP_GET_PSR;

  asm("ld %0,%%o1" : : "m" (trapnr) : "o1");
  asm("ta %%o1" : : : "o0");
  asm("st %%o0,%0" : "=m" (ret));

  return ret;
}

/* Function: int enableCP()                                          */
/* Purpose : Sets CP-Bit in PSR and returns new PSR                  */

int enableCP(){
  int trapnr, ret;

  trapnr = TRAP_ENABLE_CP;

  asm("ld %0,%%o1" : : "m" (trapnr) : "o1");
  asm("ta %%o1" : : : "o0");
  asm("st %%o0,%0" : "=m" (ret));

  return ret;
}

#undef LDC
#undef STC
#undef SFURESET
```

C.3 spline.h

```
/*  LAST EDIT: Mon Jul 10 20:44:19 1995 by Burkhard Reike (reike)  */
#ifndef __spline_h
#define __spline_h

#undef _USE_SFU_   /* define this if you can really use copro-machinecode */
#define _VERBOSE_  /* define this if each copro-command shall be announced */

#include <sfu.h>
#include <stream.h>

#define OPREGS 8    // # of operand-registers
#define POINTS 15   // maximum # of points
#define COEFFS 4    // # of coefficients per spline-polynome

typedef float Coeffs[COEFFS];
typedef float Point[2];

class Spline{
private:
  int _len;                        // size of point-set
  Point _points[POINTS];           // set of points
  Coeffs _coeffs[POINTS-1];        // array of spline coefficients

  int _calculated;                 // true if coefficients have been calc.
  int _gotResults;                 // true if results were taken from SFU
  static Spline *_lastCaller;      // the object which is waiting for results
  static int _results;             // No. of results yet to get from SFU
  int getResults();                // get coefficients from SFU
```

```
30
31    float _M[POINTS], _A1[POINTS], _B1[POINTS]; // results of algorithm
32
33    static int _maxnr;
34    int _nr;
35
36    void _ldcf(float x, int r){
37  #ifdef _VERBOSE_
38      cout << _nr << "->ldcf(" << x << "," << r << ")\n";
39  #endif
40  #ifndef _USE_SFU_
41      return;
42  #endif
43      ldcf(x,r);
44    }
45
46    void _ldci(int x, int r){
47  #ifdef _VERBOSE_
48      cout << _nr << "->ldci(" << x << "," << r << ")\n";
49  #endif
50  #ifndef _USE_SFU_
51      return;
52  #endif
53      ldci(x,r);
54    }
55
56    float _stcf(int r){
57  #ifdef _VERBOSE_
58      cout << _nr << "->stcf(" << r << ")\n";
59  #endif
60  #ifndef _USE_SFU_
61      return (float)_nr;
62  #endif
63      return stcf(r);
64    }
65
66    void _enable(){
67  #ifdef _VERBOSE_
68      cout << _nr << "->enable()\n";
69  #endif
70  #ifndef _USE_SFU_
71      return;
72  #endif
73      enableCP();
74    }
75
76  public:
77    Spline();
78    Spline(Spline& s);
79    ~Spline();
80    Spline& operator=(const Spline& s);
81
82    // Members for manipulating the point-set
83    int addPt(float x, float y);      // add point (x,y) to set
84    int delPt(float x, float y);      // delete point (x,y) from set
85    int delPt(int nr);                // delete point No. nr from set
86    int clrPts();                     // clear point-set
87
```

```
 89    int calc();                       // send points to SFU
 90    void reset(){                     // reset SFU
 91      if (_lastCaller){
 92        _lastCaller->_calculated = 0;
 93        _lastCaller->_gotResults = 0;
 94        _lastCaller = 0;
 95        _results = 0;
 96      }
 97  #ifdef _VERBOSE_
 98      cout << _nr << "->reset()\n";
 99  #endif
100  #ifndef _USE_SFU_
101      return;
102  #endif
103      resetSFU();
104    }
105
106    // Software-Calculation of coefficients
107    int softCalc();
108
109    // Members for accessing information
110
111      // get size of set
112    int getSize(){ return _len; }
113
114      // get xy-coordinates of point No. <nr>
115    int getPt(int nr, float *x, float *y) const;
116
117      // get point No. <nr> (as array of size 2)
118    const Point& getPt(int nr) const;
119
120      // get range of polynome No. <nr>
121    int getRange(int nr, float *x1, float *y1, float *x2, float *y2) const;
122
123      // get coefficients of polynome No. <nr>, which is a*x^3+b*x^2+c*x+d
124    int getCoeff(int nr, float *a, float *b, float *c, float *d);
125
126      // return coefficient-array No. <nr>
127    const Coeffs& getCoeff(int nr);
128
129    // Misc
130
131      // formated printing of Spline
132    void print(ostream& out = cout) const;
133
134      // print out plot-command for Maple(tm) which plots the spline
135    int printMaplePlot(ostream& out = cout);
136
137      // system()-call for gnuplot to plot the spline
138    int plot();
139
140  };
141
142  // Global Spline-related functions
143
144  extern ostream& operator<<(ostream& s, Spline& x); // just like print
145  extern const char* SplineErrText(int nr);       // returns Errortext
146
```

```
148
149 #define SP_ERRORS 9 // # of errorcodes
150
151 #define SP_OK 0
152 #define SP_MAXSIZE_EXCEEDED 1
153 #define SP_REDUNDANT_POINT 2
154 #define SP_REDUNDANT_XCOORD 3
155 #define SP_NO_SUCH_POINT 4
156 #define SP_TOO_FEW_POINTS 5
157 #define SP_ILLEGAL_POLYNOME_NR 6
158 #define SP_ILLEGAL_POINT_NR 7
159 #define SP_NOT_CALCULATED 8
160
161 #endif /*!__spline_h*/
```

C.4 spline.C

```
 1 //  LAST EDIT: Thu Sep  7 21:06:35 1995 by Burkhard Reike (reike)
 2 #include <spline.h>
 3 #include <String.h>
 4 #include <std.h>
 5 #include <stdio.h>
 6
 7 #define FATAL(msg) {cerr << "Internal Error: " << msg << "\n" << flush; \
 8 if (_results) { cerr << "Getting results and exit.\n" << flush; _lastCaller \
 9 = this; this->getResults(); exit(1); }}
10
11 #define CALL(func) {int err__ = func ; if (err__ != SP_OK) return err__;}
12
13 #define MAX(x,y) ((x > y) ? x : y)
14 #define MIN(x,y) ((x < y) ? x : y)
15
16
17 // Initialisation of static variables
18
19 Spline* Spline::_lastCaller = 0;
20 int Spline::_results = 0;
21 int Spline::_maxnr = 0;
22
23
24 // Constructors
25
26 Spline::Spline(){
27   _len = 0;
28   _calculated = 0;
29   _gotResults = 0;
30   if (!_maxnr){
31     _enable();
32     reset();
33   }
34   _nr = _maxnr++;
35 }
36
37 Spline::Spline(Spline& s){
38   int i;
39   _len = s._len;
40   _calculated = 0;
41   _gotResults = 0;
```

```
43    for (i=0; i<_len; i++){
44      _points[i][0] = s._points[i][0];
45      _points[i][1] = s._points[i][1];
46    }
47  }
48
49  Spline& Spline::operator=(const Spline& s){
50    int i;
51    _len = s._len;
52    _calculated = 0;
53    _gotResults = 0;
54    for (i=0; i<_len; i++){
55      _points[i][0] = s._points[i][0];
56      _points[i][1] = s._points[i][1];
57    }
58    return *this;
59  }
60
61
62  // Destructor
63
64  Spline::~Spline(){
65    // before deletion: get the results if we are waiting for any
66    if (_results && _lastCaller == this) getResults();
67  }
68
69
70  void Spline::touch(){
71    _calculated = 0;
72    _gotResults = 0;
73  }
74
75  // members for manipulating the point-set
76
77  int Spline::addPt(float x, float y){
78    int i,j;
79    float bx,by;
80
81    if (_len == POINTS) return SP_MAXSIZE_EXCEEDED;
82
83    for (i=0; i<_len && x > _points[i][0]; i++);
84
85    if (i < _len){
86      if (x == _points[i][0])
87        return ((y == _points[i][1]) ? SP_REDUNDANT_POINT : SP_REDUNDANT_XCOORD);
88
89      for (j=i; j<_len; j++){
90        bx = _points[j][0];
91        by = _points[j][1];
92        _points[j][0] = x;
93        _points[j][1] = y;
94        x = bx;
95        y = by;
96      }
97    }
98
99    _points[_len][0] = x;
100   _points[_len][1] = y;
```

```
102
103   touch();
104   return SP_OK;
105 }
106
107 int Spline::delPt(float x, float y){
108   int i,j;
109
110   for (i=0; i<_len && (x != _points[i][0] || y != _points[i][1]); i++);
111   if (i == _len) return SP_NO_SUCH_POINT;
112   for (j=i; j < _len-1; j++){
113     _points[j][0] = _points[j+1][0];
114     _points[j][1] = _points[j+1][1];
115   }
116   _len--;
117
118   touch();
119   return SP_OK;
120 }
121
122 int Spline::delPt(int nr){
123   if (nr < 0 || nr >= _len) return SP_ILLEGAL_POINT_NR;
124   return delPt(_points[nr][0], _points[nr][1]);
125 }
126
127 int Spline::clrPts(){
128   _len = 0;
129   touch();
130   return SP_OK;
131 }
132
133
134 // SFU-related members
135
136 int Spline::getResults(){
137   if (!_results) FATAL("Call for nonexistent SFU-results.");
138   if (!_lastCaller) FATAL("There are SFU-results but no object to get them.");
139   if (_lastCaller != this) FATAL("Unauthorized object tries to get \
140 SFU-results.");
141
142   // now _lastCaller == this and _results > 0
143
144   int i;
145   float x[POINTS],y[POINTS],h[POINTS];
146
147   for (i=0; i<_len; i++){
148     x[i] = _points[i][0];
149     y[i] = _points[i][1];
150   }
151   for (i=1; i<_len; i++) h[i] = x[i] -x[i-1];
152
153   for (i=1; i <= _results; i++){
154     _M[i-1] = _stcf(0);
155     _M[i] = _stcf(1);
156     _A1[i] = _stcf(2);
157     _B1[i] = _stcf(3);
158     _coeffs[i-1][0] = (_M[i] - _M[i-1])/(6*h[i]);
159     _coeffs[i-1][1] = (x[i]*_M[i-1]-x[i-1]*_M[i])/(2*h[i]);
```

```
161     _coeffs[i-1][3] = (_M[i-1]*x[i]*x[i]*x[i]-_M[i]*x[i-1]*x[i-1]*
162  x[i-1])/(6*h[i]) - _A1[i]*x[i-1] + _B1[i];
163   }
164
165   _results = 0;
166   _lastCaller = 0;
167   _gotResults = 1;
168   return SP_OK;
169  }
170
171  int Spline::calc(){
172   if (_len < 3) return SP_TOO_FEW_POINTS;
173
174   if (_results){
175     if (!_lastCaller) FATAL("There are SFU-results but no object to get \
176  them.");
177     CALL(_lastCaller->getResults());
178   }
179
180   if (_results) FATAL("SFU-results were not removed for unknown reason.");
181   if (_lastCaller) FATAL("Object waiting for zero SFU-results.");
182
183   // SFU-Commands
184   int reg,i;
185
186   _ldci(_len,0); // #points into first register
187   _ldci(0,1);    // dummy into second
188   reg = 2;
189   for (i=0; i<_len; i++){
190     _ldcf(_points[i][0],reg);
191     _ldcf(_points[i][1],reg+1);
192     reg = (reg + 2) % OPREGS;
193   }
194
195   _lastCaller = this;
196   _results = _len-1;
197   _calculated = 1;
198   _gotResults = 0;
199   return SP_OK;
200  }
201
202  // Calculation of coefficients - Softwaresolution
203
204  int Spline::softCalc(){
205   if (_len < 3) return SP_TOO_FEW_POINTS;
206
207   int i;
208   const int n = _len-1;
209   const int m = _len;
210   float x[m],y[m],f[m],h[m],Dy[m],a[m],b[m],d[m],e[m],z[m];
211
212   // ------------------- Werte einlesen -------------------
213   for (i=0; i<=n; i++){
214     x[i] = _points[i][0];
215     y[i] = _points[i][1];
216   }
217
218   // ------------------ Komponente der Matrix ----------------
```

```
220   for (i=0; i<n; i++){
221     h[i+1] = x[i+1] - x[i];
222     Dy[i+1] = y[i+1] - y[i];
223     if (i>0) f[i] = Dy[i+1]/h[i+1] - Dy[i]/h[i];
224     b[i+1] = h[i+1]/6;
225     if (i>0) d[i] = 2*(b[i] + b[i+1]);
226   }
227
228   // ---------------   LR Zerlegung  ------------------
229
230   for (i=1; i<n; i++){
231     if (i==1) a[i] = d[1];
232     else a[i] = d[i] - b[i]*e[i-1];
233     if (i<n-1) e[i] = b[i+1]/a[i];
234   }
235
236   // -----------------   Vorwaertssubstitution  ---------------
237
238   for (i=1; i<n; i++){
239     if (i==1) z[1] = f[1]/a[1];
240     else z[i] = (f[i] - b[i]*z[i-1])/a[i];
241   }
242
243   // ---------------  Rueckwaertssubstitution  -----------------
244
245   for (i=n-1; i>0; i--){
246     if (i==n-1) _M[i] = z[i];
247     else _M[i] = z[i] - e[i]*z[i+1];
248   }
249
250   // --------------  Koeffiziente A_i  und B_i  -------------
251
252   _M[0]=0;
253   _M[n]=0;
254   for (i=1; i<=n; i++){
255     _B1[i] = y[i-1] - _M[i-1]*b[i]*h[i];
256     _A1[i] = Dy[i]/h[i] - b[i]*(_M[i] - _M[i-1]);
257   }
258
259   // ---------- Splinekoeffizienten -------
260
261   for (i=1; i <= n; i++){
262     _coeffs[i-1][0] = (_M[i] - _M[i-1])/(6*h[i]);
263     _coeffs[i-1][1] = (x[i]*_M[i-1]-x[i-1]*_M[i])/(2*h[i]);
264     _coeffs[i-1][2] = (x[i-1]*x[i-1]*_M[i]-x[i]*x[i]*_M[i-1])/(2*h[i])+_A1[i];
265     _coeffs[i-1][3] = (_M[i-1]*x[i]*x[i]*x[i]-_M[i]*x[i-1]*x[i-1]*
266 x[i-1])/(6*h[i]) - _A1[i]*x[i-1] + _B1[i];
267   }
268
269   _calculated = 1;
270   _gotResults = 1;
271   return SP_OK;
272 }
273
274
275
276 // members for accessing information
277
```

```
279   if (!_calculated) CALL(calc());
280   if (!_gotResults) CALL(getResults());
281   if (nr < 0 || nr >= _len-1) return SP_ILLEGAL_POLYNOME_NR;
282
283   *a = _coeffs[nr][0];
284   *b = _coeffs[nr][1];
285   *c = _coeffs[nr][2];
286   *d = _coeffs[nr][3];
287
288   return SP_OK;
289 }
290
291 const Coeffs& Spline::getCoeff(int nr){
292   if (!_calculated) calc();
293   if (!_gotResults) getResults();
294   if (nr < 0 || nr >= _len-1) nr = 0;
295
296   return _coeffs[nr];
297 }
298
299 int Spline::getPt(int nr, float *x, float *y) const{
300   if (nr < 0 || nr >= _len) return SP_ILLEGAL_POINT_NR;
301
302   *x = _points[nr][0];
303   *y = _points[nr][1];
304
305   return SP_OK;
306 }
307
308 const Point& Spline::getPt(int nr) const{
309   if (nr < 0 || nr >= _len) nr = 0;
310   return _points[nr];
311 }
312
313 int Spline::getRange(int nr, float *x1, float *y1, float *x2, float *y2) const{
314   if (nr < 0 || nr >= _len-1) return SP_ILLEGAL_POLYNOME_NR;
315
316   *x1 = MIN(_points[nr][0],_points[nr+1][0]);
317   *x2 = MAX(_points[nr][0],_points[nr+1][0]);
318   *y1 = MIN(_points[nr][1],_points[nr+1][1]);
319   *y2 = MAX(_points[nr][1],_points[nr+1][1]);
320
321   return SP_OK;
322 }
323
324
325 // misc
326
327 void Spline::print(ostream& s) const {
328   int i;
329
330   s << "Spline No. " << _nr << ": " << _len << " points.\n";
331   for (i=0; i<_len; i++) s << i<< ":(" << _points[i][0] << ", "
332 << _points[i][1] << ") ";
333   s << "\ncalculated: ";
334   if (_calculated) s << "yes\n";
335   else s << "no\n";
336   s << "results got: ";
```

```
338   else s << "no\n";
339   if (_calculated && _gotResults){
340     s << "Results of the algorithm:\n";
341     for (i=0; i<_len; i++) s << "M[" << i << "] = " << _M[i] << "\n";
342     for (i=1; i<_len; i++) s << "A[" << i << "] = " << _A1[i] << "\n";
343     for (i=1; i<_len; i++) s << "B[" << i << "] = " << _B1[i] << "\n";
344     s << "\nSplinepolynomes:\n";
345     for (i=0; i<_len-1; i++)
346       s << i+1 << ". : " << _coeffs[i][0] << "*X^3 + " <<_coeffs[i][1]
347 << "*X^2 + " << _coeffs[i][2] << "*X + " << _coeffs[i][3] << "\n";
348   }
349 }
350
351 int Spline::printMaplePlot(ostream& s){
352   if (!_calculated) CALL(calc());
353   if (!_gotResults) CALL(getResults());
354
355   int i,j;
356   float x1,y1,x2,y2;
357
358   s << "plot({";
359   for (i=0; i<_len-1; i++){
360     getRange(i,&x1,&y1,&x2,&y2);
361     s << "[x, ";
362     for (j=0; j<COEFFS; j++)
363       s << "+(" << _coeffs[i][j] << "*x^" << COEFFS-j-1 << ")";
364     s << ", x=" << x1 << ".." << x2 << "]";
365     if (i < _len-2) s << ", ";
366   }
367   s << "});";
368
369   return SP_OK;
370 }
371
372 int Spline::plot(){
373   if (!_gotResults) return SP_NOT_CALCULATED;
374   if (_len < 3) return SP_TOO_FEW_POINTS;
375
376   String s;
377   int i,j;
378   float x1,x2;
379   char dum1[256], dum2[256];
380
381   s = "(( echo \"set parametric\nset trange[0:1]\nset nokey\n";
382
383   for (i=0; i<_len-1; i++){
384     x1 = _points[i][0];
385     x2 = _points[i+1][0];
386     sprintf(dum1,"(%f+(%f)*t)",x1,x2-x1);
387     sprintf(dum2,"g%d(t) = ",i);
388     s += dum2;
389     s += dum1;
390     sprintf(dum2,"\nh%d(t) = ",i);
391     s += dum2;
392     for (j=0; j<COEFFS; j++){
393       sprintf(dum2,"(%f)*",getCoeff(i)[j]);
394       s += dum2;
395       s += dum1;
```

```
397       s += dum2;
398       if (j+1 < COEFFS) s += "+";
399     }
400     s += "\n";
401   }
402   s += "plot ";
403   for (i=0; i<_len-1; i++){
404     sprintf(dum1,"g%d(t),h%d(t)",i,i);
405     s += dum1;
406     if (i<_len-2) s += ",";
407   }
408
409   s += "; pause 300\" ) | gnuplot) 2>> gnupl.log &";
410   system(s.chars());
411   return SP_OK;
412 }
413
414
415 ostream& operator<<(ostream& s, Spline& x){
416   x.print(s);
417   return s;
418 }
419
420 const char* errors[SP_ERRORS+1] = {
421   "Ok",
422   "Maximum amount of points exceeded",
423   "Redundant point",
424   "Redundant X-coordinate",
425   "No such point",
426   "Too few points for calculation",
427   "Illegal polynome-No.",
428   "Illegal point-No.",
429   "Coefficients haven't been calculated yet",
430   "No such error-number"
431 };
432
433 const char* SplineErrText(int nr){
434   if (nr < 0 || nr > SP_ERRORS) nr = SP_ERRORS;
435   return errors[nr];
436 }
```

C.5 cspline.h

```
 1 /*  LAST EDIT: Sat Sep  2 19:18:51 1995 by Burkhard Reike (reike)  */
 2 #ifndef __cspline_h
 3 #define __cspline_h
 4
 5 /* add point (x,y) to list of points */
 6 extern int SplAddPt(float x, float y);
 7
 8 /* remove point (x,y) from list of points */
 9 extern int SplDelPt(float x, float y);
10
11 /* clear list of points */
12 extern int SplClrPts();
13
14 /* send points to SFU and start calculation */
15 extern int SplCalc();
```

```
17 /* reset SFU */
18 extern void SplReset();
19
20 /* get coordinates of point No. <nr> */
21 extern int SplGetPt(int nr, float* x, float* y);
22
23 /* get coefficients of spline-polynome No. <nr> */
24 extern int SplGetCoeff(int nr, float *a, float *b, float *c, float *d);
25
26 /* get range of spline-polynome No. <nr> */
27 extern int SplGetRange(int nr, float *x1, float *y1, float *x2, float *y2);
28
29 /* return errortext No. <nr> */
30 extern char* SplErrText(int nr);
31
32 /* formated printout of information about the spline on standard-output */
33 extern void SplPrint();
34
35 /* printout of Maple(tm) plot-command on standard-output */
36 extern int SplMaplePlot();
37
38 /* plot spline using gnuplot */
39 extern int SplPlot();
40
41 #endif /*!__cspline_h*/
```

C.6 cspline.C

```
 1 //  LAST EDIT: Sat Sep  2 18:40:39 1995 by Burkhard Reike (reike)
 2 #include <spline.h>
 3
 4 static Spline s;
 5
 6 extern "C" int SplAddPt(float x, float y){
 7   return s.addPt(x,y);
 8 }
 9
10 extern "C" int SplDelPt(float x, float y){
11   return s.delPt(x,y);
12 }
13
14 extern "C" int SplClrPts(){
15   return s.clrPts();
16 }
17
18 extern "C" int SplCalc(){
19   return s.calc();
20 }
21
22 extern "C" void SplReset(){
23   s.reset();
24 }
25
26 extern "C" int SplGetPt(int nr, float* x, float* y){
27   return s.getPt(nr,x,y);
28 }
29
30 extern "C" int SplGetCoeff(int nr, float *a, float *b, float *c, float *d){
```

```
32 }
33
34 extern "C" int SplGetRange(int nr, float *x1, float *y1, float *x2, float *y2){
35   return s.getRange(nr,x1,y1,x2,y2);
36 }
37
38 extern "C" char* SplErrText(int nr){
39   return SplineErrText(nr);
40 }
41
42 extern "C" void SplPrint(){
43   s.print();
44 }
45
46 extern "C" int SplMaplePlot(){
47   return s.printMaplePlot();
48 }
49
50 extern "C" int SplPlot(){
51   return s.plot();
52 }
```

C.7 main.C (Testprogramm *spline*)

```
 1 //  LAST EDIT: Sun Jun 25 19:58:00 1995 by Burkhard Reike (reike)
 2 #include <stdio.h>
 3 #include <string.h>
 4 #include "table.h"
 5
 6 extern int p1parse();
 7 extern int p2parse();
 8 extern FILE *p1in, *p2in;
 9
10 FILE *vecout, *namout;
11
12 Signals signals;
13
14 main(int argc, char**argv){
15   ++argv, --argc;
16   if (argc < 2){
17     printf("Usage: mkvec <signaldescr-file> <monitorfile>\n");
18     return 0;
19   }
20
21   p1in = fopen(argv[0],"r");
22   p1parse();
23   fclose(p1in);
24
25   namout = fopen("names.map","w");
26   int i,j;
27   Signal* si;
28   TesterMode m;
29   for (i=0; i<signals.len; i++){
30     si = signals.sigs[i];
31     fprintf(namout,"%s %d;\n",si->name(),i);
32
33 /*
34     printf("Signal: %s\n", si->name());
```

```
36        m = si->getDriver(j).mode;
37        printf("mode: ");
38        if (m == drive) printf("drive ");
39        if (m == strobe) printf("strobe ");
40        if (m == undef) printf("undef ");
41        printf("name: %s\n",si->getDriver(j).name);
42      }
43  */
44    }
45    fprintf(namout,"END\n");
46    fclose(namout);
47
48    p2in = fopen(argv[1],"r");
49    vecout = fopen("vectors.vec","w");
50    p2parse();
51    fclose(p2in);
52    fclose(vecout);
53  }
54
55  typedef struct dummy2{
56    char name[MAXSTRLEN];
57    Value value;
58  } MonResult;
59
60  MonResult mon[MAXSIGNALS];
61  int mlen = 0;
62
63  void addMon(char* name, Value val){
64    strcpy(mon[mlen].name,name);
65    mon[mlen++].value = val;
66  }
67
68  void printvector(){
69    int i,j,k;
70    char* n;
71    Signal* si;
72    int match;
73
74    // update
75    for (i=0; i<signals.len; i++){
76      match = 0;
77      si = signals.sigs[i];
78      for (j=0; j<si->entries() && !match; j++){
79        n = si->getDriver(j).name;
80        for (k=mlen-1; k>=0 && !match; k--)
81  if (!strcmp(n,mon[k].name)){
82    si->value = mon[k].value;
83    si->mode = si->getDriver(j).mode;
84    match = 1;
85  }
86      }
87    }
88
89    mlen = 0;
90
91    // output
92
93    Value svalue;
```

```
 95
 96    fprintf(vecout,"-");
 97    for (i=0; i<signals.len; i++){
 98      si = signals.sigs[i];
 99      svalue = si->value;
100      smode = si->mode;
101      if (smode == undef) fprintf(vecout,"*");
102      if (smode == strobe){
103        if (svalue == L) fprintf(vecout,"0");
104        if (svalue == H) fprintf(vecout,"1");
105        if (svalue == Z) fprintf(vecout,"Z");
106      }
107      if (smode == drive){
108        if (svalue == L) fprintf(vecout,"L");
109        if (svalue == H) fprintf(vecout,"H");
110        if (svalue == Z) fprintf(vecout,"*"); // 'Z' can only be strobed
111      }
112    }
113    fprintf(vecout,";\n");
114  }
```

Anhang D

Sourcen der SFU

D.1 Konfigurationsfile für Synopsys

```
search_path = {. /homes/prometheus/EUROCHIP_CDROM_LIBs/ES2/libraries
/homes2/zeus/synopsys/libraries/syn}
link_library = ecpd10_ind.db
target_library = ecpd10_ind.db
symbol_library = { ecpd10_s2030.sdb }
synthetic_library = standard.sldb

alias swl set_wire_load

view_num_lines_to_auto_scroll = 0
edifin_array_range_extraction_style     =   "%s<%d:%d>"
edifout_array_member_naming_style     =   "%s<%d>"
edifout_array_range_naming_style     =   "%s<%d:%d>"
edifout_add_power_and_ground_to_interfaces = "false"
edifout_skip_port_implementations = "false"
edifout_transform_to_origin = "false"
edifout_instantiate_ports = "true"
single_group_per_sheet = "true"
use_port_name_for_oscs = "false"
combine_vertical_logic_groups = "false"
duplicate_ports = "true"
edifout_power_and_ground_representation = "cell"
edifout_pretty_print = "true"
edifout_no_array = "true"
edifout_netlist_only = true

```

D.2 Makefile

```
all: SFU_TYPES.sim SFHW_DESCRIPTIONS.sim SFU_COMPONENTS.sim SFHW.sim OPREG.sim RESREG.sim
RESREGVALID.sim WRITE_HOLD_STAGE.sim WRITE_STAGE.sim EXECUTE_STAGE.sim DECODE_STAGE.sim
SFU_CONTROL.sim SFU.sim SFU_TEST.sim SFU_CONFIG.sim SFU_TEST_CONFIG.sim

###############################################################################

SFU_TEST.sim: SFU_test.vhdl SFU.sim
vhdlan SFU_test.vhdl
touch SFU_config.vhdl


###############################################################################
```

```
12  SFU.sim: SFU.vhdl SFU_TYPES.sim SFHW_DESCRIPTIONS.sim SFU_COMPONENTS.sim SFU_CONTROL.sim
13  vhdlan SFU.vhdl
14  touch SFU_test.vhdl
15
16
17  ###############################################################################
18
19  SFU_CONTROL.sim: SFU_control.vhdl SFU_TYPES.sim SFU_COMPONENTS.sim DECODE_STAGE.sim
EXECUTE_STAGE.sim WRITE_STAGE.sim WRITE_HOLD_STAGE.sim
20  vhdlan SFU_control.vhdl
21  touch SFU.vhdl
22
23
24  DECODE_STAGE.sim: decode_stage.vhdl SFU_TYPES.sim
25  vhdlan decode_stage.vhdl
26  touch SFU_control.vhdl
27
28  EXECUTE_STAGE.sim: execute_stage.vhdl SFU_TYPES.sim
29  vhdlan execute_stage.vhdl
30  touch SFU_control.vhdl
31
32  WRITE_STAGE.sim: write_stage.vhdl SFU_TYPES.sim
33  vhdlan write_stage.vhdl
34  touch SFU_control.vhdl
35
36  WRITE_HOLD_STAGE.sim: write_hold_stage.vhdl SFU_TYPES.sim
37  vhdlan write_hold_stage.vhdl
38  touch SFU_control.vhdl
39
40  ###############################################################################
41
42  RESREG.sim: ResReg.vhdl SFU_TYPES.sim
43  vhdlan ResReg.vhdl
44  touch SFU.vhdl
45
46  RESREGVALID.sim: ResRegValid.vhdl SFU_TYPES.sim
47  vhdlan ResRegValid.vhdl
48  touch SFU.vhdl
49
50  OPREG.sim: OpReg.vhdl SFU_TYPES.sim
51  vhdlan OpReg.vhdl
52  touch SFU.vhdl
53
54  SFHW.sim: SFHW.vhdl SFU_TYPES.sim SFHW_DESCRIPTIONS.sim
55  vhdlan SFHW.vhdl
56  touch SFU.vhdl
57
58
59  ###############################################################################
60
61  SFU_COMPONENTS.sim: SFU_components.vhdl SFU_TYPES.sim SFHW_DESCRIPTIONS.sim
62  vhdlan SFU_components.vhdl
63  touch SFHW.vhdl OpReg.vhdl ResReg.vhdl write_hold_stage.vhdl
64  write_stage.vhdl execute_stage.vhdl decode_stage.vhdl
65
66  SFHW_DESCRIPTIONS.sim: SFHW_descriptions.vhdl SFU_TYPES.sim
67  vhdlan SFHW_descriptions.vhdl
68  touch SFU_components.vhdl
```

```
70  SFU_TYPES.sim: SFU_Types.vhdl
71  vhdlan SFU_Types.vhdl
72  touch SFHW_descriptions.vhdl SFU_components.vhdl SFHW.vhdl OpReg.vhdl
73  ResReg.vhdl write_hold_stage.vhdl write_stage.vhdl execute_stage.vhdl
74  decode_stage.vhdl
75
76
77  ############################################################################
78
79  SFU_CONFIG.sim: SFU_config.vhdl
80  vhdlan SFU_config.vhdl
81
82  SFU_TEST_CONFIG.sim: SFU_config.vhdl
83  vhdlan SFU_config.vhdl
84
85  clean:
86  @/usr/bin/rm -f *.mra *.sim *command.log *sge.db *.sym l.out
87
88
```

D.3 Typendefinitionen

```
 1  ------------------------------------------------------------------------------
 2  --
 3  -- Name: SFU Types
 4  --
 5  ------------------------------------------------------------------------------
 6  --
 7  -- Function:
 8  -- Type declarations for all global used data.
 9  --
10  ------------------------------------------------------------------------------
11  --
12  -- Parameters: [none]
13  --
14  ------------------------------------------------------------------------------
15  --
16  --  Author: Andreas Gnther
17  --
18  --  Date:   16-6-94
19  --
20  --  Aenderung: Lars Werner (15.3.95)
21  --
22  ------------------------------------------------------------------------------
23
24
25  ------------------------------------------------------------------------------
26  --
27  -- Libraries:
28  --
29
30  library IEEE;
31  use IEEE.std_logic_1164.all;
32
33
34  ------------------------------------------------------------------------------
35  --
36  --  Package
```

```
38
39  package SFU_Types is
40
41
42  ------------------------------------------------------------------------------
43  -- bit vectors
44
45  subtype bit_32  is std_logic_vector(31 downto 0);
46  subtype bit_24 is std_logic_vector(23 downto 0);
47  subtype bit_19 is std_logic_vector(18 downto 0);
48  subtype bit_9  is std_logic_vector(8 downto 0);
49  subtype bit_6  is std_logic_vector(5 downto 0);
50  subtype bit_5  is std_logic_vector(4 downto 0);
51  subtype bit_4   is std_logic_vector(3 downto 0);
52  subtype bit_3   is std_logic_vector(2 downto 0);
53  subtype bit_2 is std_logic_vector(1 downto 0);
54  subtype bit_1 is std_logic;
55
56
57  ------------------------------------------------------------------------------
58  -- arrays of the above bit_vectors
59
60  type arr_bit_32 is array( natural range <> ) of bit_32;
61  type arr_bit_24 is array( natural range <> ) of bit_24;
62  type arr_bit_1 is array( natural range <> ) of bit_1;
63
64
65  ------------------------------------------------------------------------------
66  -- constant bit vectors
67
68  constant Z_vector : bit_32 := "ZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZZ";
69  constant Z_24_vector : bit_24 := "ZZZZZZZZZZZZZZZZZZZZZZZZ";
70  constant m_inputs : Natural       := 8; -- 8 Opregister
71
72
73  ------------------------------------------------------------------------------
74  -- opcodes
75
76  -- formats:
77
78  constant fmt_Load : bit_2 := "11"; -- for LDC and STC
79  constant fmt_Arith : bit_2 := "10"; -- for other instructions
80
81  -- load and store instructions:
82
83  constant op_LDC : bit_6 := "110000";
84  constant op_LDDC : bit_6 := "110011";
85  constant op_STC : bit_6 := "110100";
86  constant op_STDC : bit_6 := "110111";
87
88  -- other instructions:
89
90  constant op_CLDC : bit_6 := "110110";
91  constant op_Cxx : bit_6 := "110111"; -- specified by cop_...
92
93  -- coprocessor specific opcodes:
94
95  constant cop_CMOVE : bit_9 := "000000001";
```

```
97  constant cop_CNOP : bit_9 := "000000000";
98
99  -- SFHW
100 type acht_wert is range 0 TO 7;
101
102 end SFU_Types;
103
104 package body SFU_Types is end;
105
106
```

D.4 Diverse Basisbeschreibungen

```
1   ------------------------------------------------------------------------------
2   --
3   -- Name: SFU components
4   --
5   ------------------------------------------------------------------------------
6   --
7   -- Function:
8   --  Entity descriptions of all components.
9   --
10  ------------------------------------------------------------------------------
11  --
12  -- Parameters: [none]
13  --
14  ------------------------------------------------------------------------------
15  --
16  --  Author: Andreas Guenther
17  --
18  --  Date:   16-6-94
19  --
20  --  Aenderung: Lars Werner (6.6.95), Thorsten Kukuk (22.3.1995)
21  --
22  ------------------------------------------------------------------------------
23
24
25  ------------------------------------------------------------------------------
26  --
27  -- Libraries:
28  --
29
30  library IEEE;
31  use IEEE.std_logic_1164.all;
32
33  use WORK.SFU_Types.all;
34  use  WORK.SFHW_descriptions.all;
35
36
37  ------------------------------------------------------------------------------
38  --
39  -- Package
40  --
41
42  package SFU_components is
43
44    component SFU
45
```

```
 47
 48  D : inout bit_32;
 49  INST : in bit_1;
 50  CNULL : out bit_1;
 51  CINS1 : in bit_1;
 52  CINS2 : in bit_1;
 53  nMDS : in bit_1;
 54  FLUSH : in bit_1;
 55  CCC : out bit_2;
 56  CCCV : out bit_1;
 57  CLK : in bit_1;
 58  nRESET : in bit_1;
 59  nCHOLD : out bit_1;
 60  nBHOLD : in bit_1;
 61  nFHOLD : in bit_1;
 62  FCCV : in bit_1;
 63  nMHOLDA : in bit_1;
 64  nMHOLDB : in bit_1;
 65  nCP : out bit_1
 66  );
 67
 68    end component;
 69
 70
 71    component SFU_control
 72
 73  port ( -- Interface to the processor:
 74
 75  D : inout bit_32;
 76  INST : in bit_1;
 77  CINS1 : in bit_1;
 78  CINS2 : in bit_1;
 79  CCC : out bit_2;
 80  CNULL : out bit_1;
 81  CHOLD : out bit_1;
 82  HOLD : in bit_1;
 83  FLUSH : in bit_1;
 84
 85  -- Interface to the SFU bus:
 86
 87  RDread : in bit_24;
 88  RDwrite : out bit_24;
 89  RWA : out bit_3;
 90  RRA : out bit_2;
 91  RWR : out bit_1;
 92  RRD : out bit_1;
 93  RVALID : in bit_1;
 94             VALID : in arr_bit_1 (0 to m_inputs-1);
 95  RRV : out bit_1;
 96
 97  -- others:
 98
 99  CLK : in bit_1;
100  MDS : in bit_1;
101  eRESET : in bit_1;
102  RESET : out bit_1
103  );
104
```

```
106
107
108    component decode_stage
109
110  port ( -- Interface to the IU:
111
112  D : in bit_32;
113  INST : in bit_1;
114  CINS1 : in bit_1;
115  CINS2 : in bit_1;
116
117  -- Interface to the execute stage:
118
119  Instruction: out bit_5;
120
121  -- others:
122
123  FLUSH : in bit_1;
124  HOLD : in bit_1;
125  MDS : in bit_1;
126  CLK : in bit_1;
127                  iRESET : in bit_1;
128  RESET : out bit_1
129  );
130
131    end component;
132
133
134    component execute_stage
135
136  port ( -- Interface to the IU:
137
138  CCC : out bit_2;
139  CHOLD : out bit_1;
140  CNULL : out bit_1;
141  FLUSH : in bit_1;
142
143  -- Interface to the SFU bus:
144
145  RVALID : in bit_1;
146              VALID : in arr_bit_1 (0 to m_inputs-1);
147
148  -- Interface to other stages:
149
150  Instruction_in:
151    in bit_5;
152  Instruction_out:
153    out bit_5;
154
155  -- others:
156
157  HOLD : in bit_1;
158  CLK : in bit_1;
159  RESET : in bit_1
160  );
161
162    end component;
163
```

```
165    component write_stage
166
167  port ( -- Interface to the IU:
168
169  D : out bit_32;
170  FLUSH : in bit_1;
171
172  -- Interface to the SFU bus:
173
174  RD : in bit_24;
175  RRA : out bit_2;
176  RRD : out bit_1;
177  RRV : out bit_1;
178
179  -- Interface to the execute stage:
180
181  Instruction:
182  in bit_5;
183
184  -- Interface to the write-hold stage
185
186  Instruction_out:
187  out bit_5;
188
189  -- others:
190
191  HOLD : in bit_1;
192  CLK : in bit_1;
193  RESET : in bit_1
194
195  );
196
197    end component;
198
199
200    component write_hold_stage
201
202  port ( -- Interface to the IU:
203
204  D : in bit_32;
205  FLUSH : in bit_1;
206
207  -- Interface to the SFU bus:
208
209  RD : out bit_24;
210  RWA : out bit_3;
211  RWR : out bit_1;
212
213  -- Interface to the execute stage:
214
215  Instruction:
216    in bit_5;
217
218  -- others:
219
220  MDS : in bit_1;
221  HOLD : in bit_1;
222  CLK : in bit_1;
```

```
224
225 );
226
227   end component;
228
229
230   component OpReg
231
232 generic ( adr : Natural;  width : Natural := 32);
233
234         port (  -- Interface to the SFU bus:
235
236                 RD      : in    bit_24;
237                 RWA     : in    bit_3;
238                 RWR     : in    bit_1;
239
240
241                 -- output to the SFHW:
242
243                 READ    : out   bit_24;
244                 VALID   : inout bit_1;
245                 WRITE   : in    bit_24;
246                 RV      : in    bit_1;
247                 SET     : in    bit_1;
248                 RESET   : in    bit_1;
249 CLK : in bit_1
250         );
251
252   end component;
253
254
255   component ResReg
256
257 generic ( adr : Natural;  width : Natural := 32 );
258
259 port ( -- Interface to the SFU bus:
260
261                 RD      : out   bit_24;
262                 RRA     : in    bit_2;
263                 RRD     : in    bit_1;
264
265                 -- input from the SFHW:
266
267                 Result    : in  bit_24;
268                 SetResult : in  bit_1;
269 CLK : in bit_1
270 );
271   end component;
272
273   component ResRegValid
274
275         port (  -- Interface to the SFU bus:
276
277                 RRV     : in    bit_1;
278
279                 -- input from the SFHW:
280
281                 SRV     : in    bit_1;
```

```
283                 -- others:
284
285                 RVALID  : out   bit_1
286         );
287
288   end component;
289
290
291 -- Beschreibung:
292 -- read   : Datenleitung vom Opregistern zum Rechenkern, zum Lesen.
293 -- write  : Datenleitung vom Rechenkern zum Opregister, zum Schreiben.
294 -- rv     : Signalleitung, die der Rechenkern zum Loeschen des Validflags des
295 --          Opregisters benutzt.
296 -- set    : Signalleitung, ueber das der Rechenkern das Opregister auffordert,
297 --          Daten von 'winput' zu uebernehmen.
298 -- valid  : Signalleitung, an dem das Valitbit des Opregisters liegt.
299 -- result : Datenleitung vom Rechenkern zum Resregister, zum Schreiben.
300 -- setresult : Signalleitung, ueber das der Rechenkern das Resregister
301 --             auffordert, Daten von 'output' zu uebernehmen.
302 -- CLK    : Signalleitung, an der der Systemtakt liegt.
303 -- reset  : Signalleitung, ueber die der Rechenkern 'resetet' wird.
304 -- rvalid : Signalleitung, die in den Kern und auf den SFU-Bus fuehrt.
305 --          Hat der Kern die Resultate berechnet, so setzt er rvalid auf
306 --          '1', indem er srv auf '1' setzt.  Ueber rvalid wird erkannt, dass
307 --          ein Teil der Ergebnisse in den Resregs liegt, ihr Inhalt wird
308 --          gelesen, und ueber den SFU-Bus wird dann rrv gesetzt, um rvalid
309 --          zurueckzusetzen, wodurch der Kern erkennt, dass er die naechste
310 --          Gruppe von Ergebnissen in die Resregs schreiben muss.
311 -- srv    : Signalleitung aus dem Rechenkern, setzt rvalid-Leitung auf '1'.
312
313  component SFHW
314         port (
315                 Read     : in    arr_bit_24(0 to n_inputs-1);
316                 Write    : out   arr_bit_24(0 to n_inputs-1);
317                 RV       : out   arr_bit_1 (0 to n_inputs-1);
318                 Set      : out   arr_bit_1 (0 to n_inputs-1);
319                 Valid     : in    arr_bit_1 (0 to n_inputs-1);
320                 Result   : out   arr_bit_24(0 to n_outputs-1);
321                 SetResult       : out   arr_bit_1 (0 to n_outputs-1);
322
323                 CLK     : in    bit_1;
324                 Reset   : in    bit_1;
325                 Rvalid  : in    bit_1;
326                 SRV     : out   bit_1
327         );
328   end component;
329
330 end SFU_components;
  1 ------------------------------------------------------------------------------
  2 --
  3 -- Name: SFU_config
  4 --
  5 ------------------------------------------------------------------------------
  6 --
  7 -- Function:
  8 --
  9 --  Configurations of the SFU descriptions for simulating it with the
 10 --  Synopsys tool "vhdldbx".
```

```
12 ------------------------------------------------------------------------------
13 --
14 --  Author: Andreas Guenther
15 --
16 --  Date:   17-6-94
17 --
18 ------------------------------------------------------------------------------
19
20
21 configuration SFU_config of SFU is
22
23 for structure
24
25   for control: SFU_control
26 use entity WORK.SFU_Control(structure);
27   end for;
28
29 end for;
30
31 end SFU_config;
32
33
34
35 configuration SFU_test_config of SFU_test is
36
37 for behavior
38
39   for test_SFU: SFU
40 use entity WORK.SFU(structure);
41   end for;
42
43 end for;
44
45 end SFU_test_config;
46
47
 1 ------------------------------------------------------------------------------
 2 --
 3 -- Name: SFHW descriptions
 4 --
 5 ------------------------------------------------------------------------------
 6 --
 7 -- Function:
 8 -- This is a package with contains the descriptions of all SFHW interfaces.
 9 -- The ordinal number (address) of each SFHW (equal to the SFSU address) and
10 -- the number of input and output ports is defined here.
11 -- The descriptions of the SFHWs can be found in the file "SFHW.vhdl".
12 --
13 ------------------------------------------------------------------------------
14 --
15 -- Parameters: [none]
16 --
17 ------------------------------------------------------------------------------
18 --
19 --  Author: Andreas Guenther
20 --
21 --  Date:   16-6-94
22 --
```

```
24 --
25 ----------------------------------------------------------------------------
26
27
28 ----------------------------------------------------------------------------
29 --
30 -- Libraries:
31 --
32
33 library IEEE;
34 use IEEE.std_logic_1164.all;
35
36 use WORK.SFU_Types.all;
37
38
39 ----------------------------------------------------------------------------
40 --
41 -- Package
42 --
43
44 package SFHW_descriptions is
45
46
47 ----------------------------------------------------------------------------
48 -- number of input and output ports of our SFHW:
49
50 constant n_inputs : Natural := 8; -- 8 Opregister
51 constant n_outputs : Natural := 4; -- 4 Resregister
52
53
54
55 ----------------------------------------------------------------------------
56 -- bitwidth of each input and output port:
57
58 type Register_Width is array(0 to 31) of Natural;
59
60 -- NEU: (8 Opregister a 24 Bit, 4 Resregister a 24 Bit)
61 constant op_width : Register_Width := (24,24,24,24, 24,24,24,24, 0,0,0,0, 0,0,0,0,
0,0,0,0, 0,0,0,0, 0,0,0,0, 0,0,0,0);
62 constant res_width : Register_Width := (24,24,24,24, 0,0,0,0,     0,0,0,0, 0,0,0,0,
0,0,0,0, 0,0,0,0, 0,0,0,0, 0,0,0,0);
63
64 end SFHW_descriptions;
65
66 package body SFHW_descriptions is end;
```

D.5 Verdrahtung der Komponenten

```
 1 ----------------------------------------------------------------------------
 2 --
 3 -- Name: SFU_control
 4 --
 5 ----------------------------------------------------------------------------
 6 --
 7 -- Function:
 8 --
 9 -- This module contains the instruction pipeline to decode and execute the
10 -- special SFU instructions. It serves as an interface between the
```

```
12 --
13 ------------------------------------------------------------------------------
14 --
15 -- Parameters:  [none]
16 --
17 ------------------------------------------------------------------------------
18 --
19 --  Author: Andreas Gnther
20 --
21 --  Date:   16-6-94
22 --
23 --  Aenderung:  Lars Werner (4.6.95)
24 --
25 ------------------------------------------------------------------------------
26
27
28 ------------------------------------------------------------------------------
29 --
30 -- Libraries:
31 --
32
33 library IEEE;
34 use IEEE.std_logic_1164.all;
35
36 use WORK.SFU_Types.all;
37 use  WORK.SFU_components.decode_stage;
38 use  WORK.SFU_components.execute_stage;
39 use  WORK.SFU_components.write_stage;
40 use  WORK.SFU_components.write_hold_stage;
41
42
43
44 ------------------------------------------------------------------------------
45 --
46 -- Interface
47 --
48
49 entity SFU_control is
50
51 port ( -- Interface to the processor:
52
53 D : inout bit_32;
54 INST : in bit_1;
55 CINS1 : in bit_1;
56 CINS2 : in bit_1;
57 CCC : out bit_2;
58 CNULL : out bit_1;
59 CHOLD : out bit_1;
60 HOLD : in bit_1;
61 FLUSH : in bit_1;
62
63 -- Interface to the SFU bus:
64
65 RDread : in bit_24;
66 RDwrite : out bit_24;
67 RWA : out bit_3;
68 RRA : out bit_2;
69 RWR : out bit_1;
```

```
 71  RVALID : in bit_1;
 72             VALID : in arr_bit_1 (0 to m_inputs-1);
 73  RRV : out bit_1;
 74
 75  -- others:
 76
 77  CLK : in bit_1;
 78  MDS : in bit_1;
 79  eRESET : in bit_1;
 80  RESET : out bit_1
 81  );
 82
 83  end SFU_control;
 84
 85
 86  ---------------------------------------------------------------------------
 87  --
 88  --  Architecture
 89  --
 90
 91  architecture structure of SFU_control is
 92
 93
 94  signal Inst_D_E, Inst_E_W, Inst_W_WH : bit_5; -- instruction pipeline
 95  signal res : bit_1;
 96
 97  begin
 98
 99  RESET <= res;
100
101
102  -- the pipeline stages with the IU connection:
103
104  dec: decode_stage
105  port map (D, INST, CINS1, CINS2, Inst_D_E, FLUSH, HOLD, MDS, CLK, eRESET, res);
106
107  exe: execute_stage
108  port map (CCC, CHOLD, CNULL, FLUSH, RVALID, VALID, Inst_D_E, Inst_E_W, HOLD, CLK,
 res);
109
110  wri: write_stage
111  port map (D, FLUSH, RDread, RRA, RRD, RRV, Inst_E_W, Inst_W_WH, HOLD, CLK, res);
112
113  whd: write_hold_stage
114  port map (D, FLUSH, RDwrite, RWA, RWR, Inst_W_WH, MDS, HOLD, CLK, res);
115
116  end structure;
```

D.6 Register

```
  1  ---------------------------------------------------------------------------
  2  --
  3  -- Name: OpReg
  4  --
  5  ---------------------------------------------------------------------------
  6  --
  7  -- Function:
  8  --
```

```
10 -- the input value is latched and the valid bit is set. The reset input
11 -- resets the valid bit.
12 --
13 ------------------------------------------------------------------------------
14 --
15 -- Parameters:
16 --    Address of this register
17 --    Width of data in bits (optional, default is 32)
18 --     The input and output is always 32 bit width.
19 --
20 ------------------------------------------------------------------------------
21 --
22 --  Author: Lars Werner
23 --
24 --  Date:   5-4-95
25 --
26 ------------------------------------------------------------------------------
27
28
29 ------------------------------------------------------------------------------
30 --
31 -- Libraries:
32 --
33
34 library IEEE;
35 use IEEE.std_logic_1164.all;
36 use IEEE.std_logic_arith.conv_std_logic_vector;
37
38 use WORK.SFU_Types.all;
39
40
41 ------------------------------------------------------------------------------
42 --
43 -- Interface
44 --
45
46 entity OpReg is
47
48 generic ( adr : Natural;  width : Natural := 32);
49
50 port ( -- Interface to the SFU bus:
51
52 RD : in bit_24;
53 RWA : in bit_3;
54 RWR : in bit_1;
55
56
57 -- output to the SFHW:
58
59 READ : out bit_24;
60 VALID : inout bit_1;
61 WRITE : in bit_24;
62 RV : in bit_1;
63 SET : in bit_1;
64            RESET : in bit_1;
65            CLK   : in bit_1
66 );
67
```

```
 69
 70
 71  ------------------------------------------------------------------------------
 72  --
 73  --  Architecture
 74  --
 75
 76
 77  architecture behavior of OpReg is
 78
 79  signal reg_adr : bit_5;
 80  signal flag : bit_1;
 81
 82  begin
 83
 84  reg_adr <= conv_std_logic_vector(adr, 5);
 85
 86
 87
 88  process
 89
 90
 91  begin
 92
 93      -- daten vom Bus lesen falls REG gemeint und Daten gueltig
 94  if RWR = '1' and VALID='0' and RWA = reg_adr(2 downto 0) then
 95            READ <= RD;
 96            flag <= '1';
 97          end if;
 98      -- VALID - Bit setzen
 99  if flag = '1' then
100            VALID <= '1';
101            flag <= '0';
102  end if;
103      -- VALID - Bit zuruecksetzen
104          if RV = '1' then
105      VALID <= '0';
106          end if;
107      -- Werte in Register schreiben
108          if SET='1' and VALID='1'  then
109            READ <= WRITE;
110    end if;
111      -- Reset
112          if RESET='1' then
113            flag <= '0';
114          end if;
115
116      --    wait for 10 ns;
117
118  end process;
119
120  end behavior;
  1  -- @(#)ResReg.vhdl 1.13
  2  --
  3  ------------------------------------------------------------------------------
  4  --
  5  -- Name: ResReg
  6  --
```

```
 8  --
 9  -- Function:
10  --
11  -- This register (Result Register) latches the output of the SFHW and supplies
12  -- this data on the SFU bus upon request.
13  --
14  ------------------------------------------------------------------------------
15  --
16  -- Parameters:
17  --   * Address of the register
18  --   * Width of the latched data (optional, default is 32 bit)
19  --     The width of the input and output port is always 32 bit.
20  --
21  ------------------------------------------------------------------------------
22  --
23  --  Author: Andreas Guenther / Thorsten Kukuk
24  --
25  --  Date:   27-6-94 / 5.4.1995
26  --
27  ------------------------------------------------------------------------------
28
29
30  ------------------------------------------------------------------------------
31  --
32  -- Libraries:
33  --
34
35  library IEEE;
36  use IEEE.std_logic_1164.all;
37  use IEEE.std_logic_arith.conv_std_logic_vector;
38
39  use WORK.SFU_Types.all;
40
41
42  ------------------------------------------------------------------------------
43  --
44  -- Interface
45  --
46
47  entity ResReg is
48
49  generic ( adr : Natural;  width : Natural := 32 );
50
51  port ( -- Interface to the SFU bus:
52
53  RD : out bit_24;
54  RRA : in bit_2;
55  RRD : in bit_1;
56
57  -- input from the SFHW:
58
59  Result   : in bit_24;
60  SetResult : in bit_1;
61             CLK : in bit_1
62  );
63
64  end ResReg;
65
```

```
67  ------------------------------------------------------------------------------
68  --
69  --  Architecture
70  --
71
72  architecture behavior of ResReg is
73
74
75  signal data    : std_logic_vector(width-1 downto 0);
76  -- internal data latch
77  signal reg_adr :     bit_5; -- address of the register as bit_vector
78
79  begin
80
81
82  reg_adr <= conv_std_logic_vector(adr, 5);
83
84  process(SetResult)
85  begin
86
87      -- SFHW wrote to register
88
89      if SetResult='1' then -- connections to the SFHW
90        data <= Result(width-1 downto 0); -- latch data
91      end if;
92
93  end process;
94
95
96  process
97  begin
98
99    if RRA=reg_adr(1 downto 0) and RRD='1' then
100     RD(width-1 downto 0) <= data; -- put data to bus
101   else
102     RD <= Z_24_vector;
103   end if;
104
105   --wait for 10 ns;
106
107 end process;
108
109 end behavior;
```

D.7 Registermonitor

```
1   -- %W%
2   --
3   ------------------------------------------------------------------------------
4   --
5   -- Name: ResRegValid
6   --
7   ------------------------------------------------------------------------------
8   --
9   -- Function:
10  --
11  -- Valid Flag for all 4 result registers.
12  --
```

```
14 --
15 --  Author: Thorsten Kukuk
16 --
17 --  Date:   1.3.1995/22.3.1995
18 --
19 ------------------------------------------------------------------------------
20
21
22 ------------------------------------------------------------------------------
23 --
24 -- Libraries:
25 --
26
27 library IEEE;
28 use IEEE.std_logic_1164.all;
29
30 use WORK.SFU_Types.all;
31
32
33 ------------------------------------------------------------------------------
34 --
35 -- Interface
36 --
37
38 entity ResRegValid is
39
40 port ( -- Interface to the SFU bus:
41
42 RRV : in bit_1;
43
44 -- input from the SFHW:
45
46 SRV : in bit_1;
47
48 -- others:
49
50 RVALID : out bit_1
51 );
52
53 end ResRegValid;
54
55
56 ------------------------------------------------------------------------------
57 --
58 --  Architecture
59 --
60
61 architecture behavior of ResRegValid is
62
63 begin
64
65 process (SRV, RRV)
66 begin
67
68     if RRV='1' then
69       RVALID <= '0';
70     end if;
71
```

```
73        RVALID <= '1';
74      end if;
75
76  end process;
77
78  end behavior;
```

D.8 Pipelinestufe decode

```
 1  ------------------------------------------------------------------------------
 2  --
 3  -- Name: decode_stage
 4  --
 5  ------------------------------------------------------------------------------
 6  --
 7  -- Function:
 8  --
 9  -- Reads all instructions from the data bus and latches the last two ones.
10  -- Decodes the instruction which is selected by the CINS input and supplies
11  -- the read address RRA on the SFU bus. The instruction is the forwarded to
12  -- the execute stage.
13  -- The IOPs which are necessary for multi-cycle instructions are generated
14  -- in this stage.
15  --
16  ------------------------------------------------------------------------------
17  --
18  -- Parameters: [none]
19  --
20  ------------------------------------------------------------------------------
21  --
22  --  Author: Andreas Gnther
23  --
24  --  Date:   16-6-94
25  --
26  --  Aenderung: Lars Werner (4.6.95)
27  --
28  ------------------------------------------------------------------------------
29
30
31  ------------------------------------------------------------------------------
32  --
33  -- Libraries:
34  --
35
36  library IEEE;
37  use IEEE.std_logic_1164.all;
38
39  use WORK.SFU_Types.all;
40
41
42  ------------------------------------------------------------------------------
43  --
44  -- Interface
45  --
46
47  entity decode_stage is
48
49  port ( -- Interface to the IU:
```

```
 51  D : in bit_32;
 52  INST : in bit_1;
 53  CINS1 : in bit_1;
 54  CINS2 : in bit_1;
 55
 56  -- Interface to the execute stage:
 57
 58  Instruction: out bit_5;
 59
 60  -- others:
 61
 62  FLUSH : in bit_1;
 63  HOLD : in bit_1;
 64  MDS : in bit_1;
 65  CLK : in bit_1;
 66  iRESET : in bit_1;
 67  RESET : out bit_1
 68  );
 69
 70  end decode_stage;
 71
 72
 73  ------------------------------------------------------------------------------
 74  --
 75  --  Architecture
 76  --
 77
 78  architecture behavior of decode_stage is
 79
 80  signal Inst_1, Inst_2 : bit_5; -- last two instructions
 81  signal data  : bit_32;
 82  begin
 83
 84
 85  process(D)
 86  begin
 87
 88    data <= D;
 89
 90  end process;
 91
 92  process(CLK)
 93  begin
 94
 95
 96
 97    if CLK'event and CLK='1' then -- rising edge of CLK
 98
 99      if (data(24 downto 20)="11011" and data(31 downto 30) = "10") or iRESET='1' then
100        RESET <= '1';
101      else
102        RESET <= '0';
103      end if;
104
105      if (INST='1' and HOLD='0' and FLUSH='0') or (HOLD='1' and MDS='1' and INST='1')
 then
106        if (data(24 downto 19) = op_LDC and data(31 downto 30) = "11") or (data(24 downto
 19) = op_STC and data(31 downto 30) = "11") then -- LDC or STC
```

```
108         Inst_1(4 downto 3) <= '0' & data(21);
109         Inst_1(2 downto 0) <= data(27 downto 25);
110       else -- CNOP
111         Inst_2 <= Inst_1;
112         Inst_1(4) <= '1';
113       end if;
114     end if;
115
116   end if;
117
118 end process;
119
120
121 process(CLK)
122 begin
123
124     -- when CINS1 or CINS2 is asserted, we know which instruction to execute
125
126     if CLK'event and CLK='0' then
127       if HOLD='0' and FLUSH='0' then
128
129         if CINS1='1' then -- decode instruction in buffer 1
130           Instruction <= Inst_1;
131         elsif CINS2='1' then -- decode instruction in buffer 2
132           Instruction <= Inst_2;
133         else -- if no SFU instruction then
134           Instruction(4) <= '1'; -- generate CNOP instruction
135         end if;
136
137       end if;
138     end if;
139
140
141   -- propagate the instruction to the execute stage
142
143 end process;
144
145
146 end behavior;
```

D.9 Pipelinestufe execute

```
 1 --------------------------------------------------------------------------------
 2 --
 3 -- Name: execute_stage
 4 --
 5 --------------------------------------------------------------------------------
 6 --
 7 -- Function:
 8 --
 9 -- This stage reads the status bits from the SFU bus and sets the condition
10 -- codes according to them if a CRST or CSST instruction enters this stage.
11 -- The pipeline is freezed if there is a read instruction (STC or CMOVE)
12 -- for which the source value is not valid yet.
13 --
14 --------------------------------------------------------------------------------
15 --
16 -- Parameters: [none]
```

```
18 ------------------------------------------------------------------------------
19 --
20 --  Author: Andreas Gnther
21 --
22 --  Date:   16-6-94
23 --
24 --  Aenderung: Lars Werner (4.6.95)
25 --
26 ------------------------------------------------------------------------------
27
28
29 ------------------------------------------------------------------------------
30 --
31 -- Libraries:
32 --
33
34 library IEEE;
35 use IEEE.std_logic_1164.all;
36
37 use WORK.SFU_Types.all;
38
39 ------------------------------------------------------------------------------
40 --
41 -- Interface
42 --
43
44 entity execute_stage is
45
46 port ( -- Interface to the IU:
47
48 CCC : out bit_2;
49 CHOLD : out bit_1;
50 CNULL : out bit_1;
51 FLUSH : in bit_1;
52
53 -- Interface to the SFU bus:
54
55 RVALID : in bit_1;
56             VALID : in arr_bit_1 (0 to m_inputs-1);
57
58 -- Interface to other stages:
59
60 Instruction_in:
61   in bit_5;
62 Instruction_out:
63   out bit_5;
64
65 -- others:
66
67 HOLD : in bit_1;
68 CLK : in bit_1;
69 RESET : in bit_1
70 );
71
72 end execute_stage;
73
74
75 ------------------------------------------------------------------------------
```

```
77  --  Architecture
78  --
79
80  architecture behavior of execute_stage is
81
82
83  signal hld : bit_1;
84  signal Inst : bit_5;
85
86  begin
87
88  process (CLK)
89  begin
90
91    if CLK'event and CLK='0' then -- rising edge of CLK
92      CCC <= "00";
93      if HOLD='0' and FLUSH='0' then
94        Instruction_out <= Inst;
95      elsif FLUSH='1' then
96        Instruction_out(4) <= '1';
97      end if;
98
99      CNULL <= hld;
100
101   end if;
102
103 end process;
104
105
106 process(CLK)
107 begin
108
109     -- hold pipeline when STC with invalid data:
110
111   if CLK'event and CLK='1' then
112
113     Inst <= Instruction_in;
114
115     if Instruction_in(4 downto 3)="01"  then
116       CHOLD <= not RVALID;
117       hld <= not RVALID;
118
119     elsif Instruction_in(4 downto 3)="00"  then
120       case Instruction_in(2 downto 0) is
121
122         when "000" => CHOLD <= VALID(0);
123                       hld <= VALID(0);
124         when "001" => CHOLD <= VALID(1);
125                       hld <= VALID(1);
126         when "010" => CHOLD <= VALID(2);
127                       hld <= VALID(2);
128         when "011" => CHOLD <= VALID(3);
129                       hld <= VALID(3);
130         when "100" => CHOLD <= VALID(4);
131                       hld <= VALID(4);
132         when "101" => CHOLD <= VALID(5);
133                       hld <= VALID(5);
134         when "110" => CHOLD <= VALID(6);
```

```
136         when "111" => CHOLD <= VALID(7);
137                       hld <= VALID(7);
138         when others => null;
139       end case;
140     end if;
141
142     if RESET='1' then
143       CHOLD <= '0';
144       hld <= '0';
145     end if;
146
147   end if;
148
149 end process;
150
151
152 end behavior;
```

D.10 Pipelinestufe write

```
 1 ---------------------------------------------------------------------------
 2 --
 3 -- Name: write_stage
 4 --
 5 ---------------------------------------------------------------------------
 6 --
 7 -- Function:
 8 --
 9 -- This stage reads the data from the SFU bus and writes them to the memory
10 --
11 ---------------------------------------------------------------------------
12 --
13 -- Parameters: [none]
14 --
15 ---------------------------------------------------------------------------
16 --
17 --  Author: Lars Werner
18 --
19 --  Date:   6-6-95
20 --
21 ---------------------------------------------------------------------------
22
23
24 ---------------------------------------------------------------------------
25 --
26 -- Libraries:
27 --
28
29 library IEEE;
30 use IEEE.std_logic_1164.all;
31
32 use WORK.SFU_Types.all;
33
34
35 ---------------------------------------------------------------------------
36 --
37 -- Interface
38 --
```

```
40  entity write_stage is
41
42  port ( -- Interface to the IU:
43
44  D : out bit_32;
45  FLUSH : in bit_1;
46
47  -- Interface to the SFU bus:
48
49  RD : in bit_24;
50  RRA : out bit_2;
51  RRD : out bit_1;
52  RRV : out bit_1;
53
54  -- Interface to the execute stage:
55
56  Instruction:
57  in bit_5;
58
59  -- Interface to the write-hold stage
60
61  Instruction_out:
62  out bit_5;
63
64  -- others:
65
66  HOLD : in bit_1;
67  CLK : in bit_1;
68  RESET : in bit_1
69
70  );
71
72  end write_stage;
73
74
75  ---------------------------------------------------------------------------
76  --
77  --  Architecture
78  --
79
80  architecture behavior of write_stage is
81
82  signal status  : bit_4;  -- mark here when an outputregister was read
83  signal Inst : bit_5;
84  signal data : bit_32; --copy of data_bus
85  begin
86
87  process (CLK)
88  begin
89    if CLK'event and CLK='0'  then
90
91      if FLUSH='0' and HOLD='0' then
92        Instruction_out <= Inst;
93      elsif FLUSH='1' then
94        Instruction_out(4) <= '1';
95      end if;
96
97      if Inst(4 downto 3)="01" and FLUSH='0' and HOLD='0' then
```

```
 99       data(7 downto 0) <= "00000000";
100
101     elsif HOLD='0' then
102       data <= Z_vector;
103
104     end if;
105
106   end if;
107 end process;
108
109 process (data)
110 begin
111
112   if Inst(4 downto 3) = "01" then
113     D <= data;
114      else
115          D <= (others => 'Z');
116   end if;
117
118 end process;
119
120 process (CLK,RESET)
121 begin
122
123   if CLK'event and CLK='1' then
124
125     Inst <= Instruction;
126
127     if RESET = '1' then
128        RRV <= '1';
129        status <= "0000";
130
131     else
132
133       if Instruction(4 downto 3)="01" and FLUSH='0' and HOLD='0' then -- STC instruction
134         RRA <= Instruction(1 downto 0);
135         RRD <= '1';
136 if ((Instruction(1 downto 0) = "00" and status = "1110") or
137     (Instruction(1 downto 0) = "01" and status = "1101") or
138     (Instruction(1 downto 0) = "10" and status = "1011") or
139     (Instruction(1 downto 0) = "11" and status = "0111")) then
140           RRV <= '1';
141           status <= "0000";
142 else
143   case Instruction(1 downto 0) is
144              when "00" => status(0) <= '1';
145              when "01" => status(1) <= '1';
146              when "10" => status(2) <= '1';
147              when "11" => status(3) <= '1';
148              when others => null;
149            end case;
150         end if;
151
152       elsif FLUSH='0' and HOLD='0' then -- LDC or CNOP instruction
153         RRD <= '0';
154         RRV <= '0';
155       end if;
156
```

```
158
159   end if;
160
161 end process;
162
163
164 end behavior;
```

D.11 Pipelinestufe write hold

```
 1 ------------------------------------------------------------------------------
 2 --
 3 -- Name: write_hold_stage
 4 --
 5 ------------------------------------------------------------------------------
 6 --
 7 -- Function:
 8 --
 9 -- This stage reads the data from the memory and writes them to the SFU bus
10 --
11 ------------------------------------------------------------------------------
12 --
13 -- Parameters: [none]
14 --
15 ------------------------------------------------------------------------------
16 --
17 --  Author: Lars Werner
18 --
19 --  Date:   6-6-95
20 --
21 ------------------------------------------------------------------------------
22
23
24 ------------------------------------------------------------------------------
25 --
26 -- Libraries:
27 --
28
29 library IEEE;
30 use IEEE.std_logic_1164.all;
31
32 use WORK.SFU_Types.all;
33
34
35 ------------------------------------------------------------------------------
36 --
37 -- Interface
38 --
39
40 entity write_hold_stage is
41
42 port ( -- Interface to the IU:
43
44 D : in bit_32;
45 FLUSH : in bit_1;
46
47 -- Interface to the SFU bus:
48
```

```
 50  RWA : out bit_3;
 51  RWR : out bit_1;
 52
 53  -- Interface to the write stage:
 54
 55  Instruction:
 56    in bit_5;
 57
 58  -- others:
 59
 60  MDS : in bit_1;
 61  HOLD : in bit_1;
 62  CLK : in bit_1;
 63  RESET : in bit_1
 64
 65  );
 66
 67  end write_hold_stage;
 68
 69
 70  ---------------------------------------------------------------------------
 71  --
 72  --  Architecture
 73  --
 74
 75  architecture behavior of write_hold_stage is
 76
 77  signal lastinst : bit_5;
 78  signal data : bit_32;
 79  begin
 80
 81  process (D)
 82  begin
 83
 84  data <= D;
 85
 86  end process;
 87
 88  process (CLK)
 89  begin
 90
 91    if CLK'event and CLK='1' then
 92
 93      if (Instruction(4 downto 3)="00" and FLUSH='0' and HOLD='0') then -- LDC instruction
 94        RD  <= data(31 downto 8);
 95        RWA <= Instruction(2 downto 0);
 96        RWR <= '1';
 97        lastinst <= Instruction;
 98      elsif (lastinst(4 downto 3)="00" and HOLD='1' and MDS='1')  then
 99        RD  <= data(31 downto 8);
100        RWA <= lastinst(2 downto 0);
101        RWR <= '1';
102      else
103        RWR <= '0';
104      end if;
105
106    end if;
107
```

```
109
110
111 end behavior;
112
```

D.12 Die Testumgebung

```
 1 ---------------------------------------------------------------------------
 2 --
 3 -- Name: SFU_test
 4 --
 5 ---------------------------------------------------------------------------
 6 --
 7 -- Function:
 8 --
 9 -- This entity supplies an environment to simulate and debug the functions
10 -- of the SFU. A sequence of instructions is simulated and all relevant
11 -- signals are generated to pretend a real Integer Unit.
12 -- Should be used with the special test-SFHW.
13 --
14 ---------------------------------------------------------------------------
15 --
16 -- Parameters: [none]
17 --
18 ---------------------------------------------------------------------------
19 --
20 --  Author: Andreas Guenther
21 --
22 --  Date:   1-7-94
23 --
24 --  Aenderung: Lars Werner (5.4.95),
25 --
26 ---------------------------------------------------------------------------
27
28
29 ---------------------------------------------------------------------------
30 --
31 -- Libraries:
32 --
33
34 library IEEE;
35 use IEEE.std_logic_1164.all;
36
37 use WORK.SFU_Types.all;
38 use WORK.SFU_components.SFU;
39
40
41 ---------------------------------------------------------------------------
42 --
43 -- Interface
44 --
45
46 entity SFU_test is end;
47
48
49 ---------------------------------------------------------------------------
50 --
51 --  Architecture
```

```
53
54  architecture behavior of SFU_test is
55
56  signal D : bit_32;
57  signal INST, CNULL, CINS1, CINS2, CCCV, CLK, nRESET, nMDS, FLUSH, FCCV  : bit_1;
58  signal nCHOLD, nBHOLD, nFHOLD, nMHOLDA, nMHOLDB, nCP : bit_1;
59  signal CCC : bit_2;
60
61  begin
62
63  test_SFU: SFU
64  port map (D, INST, CNULL, CINS1, CINS2, nMDS, FLUSH, CCC, CCCV, CLK,
65                    nRESET, nCHOLD, nBHOLD, nFHOLD, FCCV, nMHOLDA, nMHOLDB, nCP);
66
67
68  process
69  variable i : acht_wert;
70  variable j : acht_wert;
71
72  begin
73
74  INST <= '0';
75  CINS1 <= '0';
76  CINS2 <= '0';
77  CLK <= '0';
78  nBHOLD <= '1';
79  nFHOLD <= '1';
80  FCCV <= '1';
81  nMHOLDA <= '1';
82  nMHOLDB <= '1';
83  nMDS <= '1';
84  FLUSH <= '0';
85
86
87  -- Perform a reset
88
89  nRESET <= '0';
90
91  wait for 40 ns; -- operate at 25 MHz
92  CLK <= '1';
93  wait for 40 ns;
94  CLK <= '0';
95
96  wait for 40 ns;
97  CLK <= '1';
98  wait for 40 ns;
99  CLK <= '0';
100
101 nRESET <= '1';
102
103 INST  <= '1';
104
105 D <= fmt_Load & "00000" & op_LDC & "00000" & "10000000000000";
106 wait for 40 ns;
107 CLK <= '1';
108 wait for 40 ns;
109 CLK <= '0';
110
```

```
112
113  D <= fmt_Load & "00001" & op_LDC & "00000" & "10000000000000";
114  wait for 40 ns;
115  CLK <= '1';
116  wait for 40 ns;
117  CLK <= '0';
118
119  D <= fmt_Load & "00010" & op_LDC & "00000" & "10000000000000";
120  wait for 40 ns;
121  CLK <= '1';
122  wait for 40 ns;
123  CLK <= '0';
124
125  INST <= '0';
126
127  D <= "00000000000000000000000100000000";
128  wait for 40 ns;
129  CLK <= '1';
130  wait for 40 ns;
131  CLK <= '0';
132
133  CINS1 <= '0';
134
135  D <= "00000000000000000000001000000000";
136  wait for 40 ns;
137  CLK <= '1';
138  wait for 40 ns;
139  CLK <= '0';
140
141  D <= "00000000000000000000001100000000";
142  wait for 40 ns;
143  CLK <= '1';
144  wait for 40 ns;
145  CLK <= '0';
146
147  INST  <= '1';
148
149  D <= fmt_Load & "00011" & op_LDC & "00000" & "10000000000000";
150  wait for 40 ns;
151  CLK <= '1';
152  wait for 40 ns;
153  CLK <= '0';
154
155  CINS1 <= '1';
156
157  D <= fmt_Load & "00100" & op_LDC & "00000" & "10000000000000";
158  wait for 40 ns;
159  CLK <= '1';
160  wait for 40 ns;
161  CLK <= '0';
162
163  D <= fmt_Load & "00101" & op_LDC & "00000" & "10000000000000";
164  wait for 40 ns;
165  CLK <= '1';
166  wait for 40 ns;
167  CLK <= '0';
168
169  INST <= '0';
```

```
171  D <= "00000000000000000000010000000000";
172  wait for 40 ns;
173  CLK <= '1';
174  wait for 40 ns;
175  CLK <= '0';
176
177  CINS1 <= '0';
178
179  D <= "00000000000000000000010100000000";
180  wait for 40 ns;
181  CLK <= '1';
182  wait for 40 ns;
183  CLK <= '0';
184
185  D <= "00000000000000000000011000000000";
186  wait for 40 ns;
187  CLK <= '1';
188  wait for 40 ns;
189  CLK <= '0';
190
191  INST  <= '1';
192
193  D <= fmt_Load & "00110" & op_LDC & "00000" & "10000000000000";
194  wait for 40 ns;
195  CLK <= '1';
196  wait for 40 ns;
197  CLK <= '0';
198
199  CINS1 <= '1';
200
201  D <= fmt_Load & "00111" & op_LDC & "00000" & "10000000000000";
202  wait for 40 ns;
203  CLK <= '1';
204  wait for 40 ns;
205  CLK <= '0';
206
207  D <= fmt_Load & "00000" & op_STC & "00000" & "10000000000000";
208  wait for 40 ns;
209  CLK <= '1';
210  wait for 40 ns;
211  CLK <= '0';
212
213  INST <= '0';
214
215  D <= "00000000000000000000011100000000";
216  wait for 40 ns;
217  CLK <= '1';
218  wait for 40 ns;
219  CLK <= '0';
220
221  CINS1 <= '0';
222
223  D <= "00000000000000000000100000000000";
224  wait for 40 ns;
225  CLK <= '1';
226  wait for 40 ns;
227  CLK <= '0';
228
```

```
230
231  wait for 40 ns;
232  CLK <= '1';
233  wait for 40 ns;
234  CLK <= '0';
235
236  INST  <= '1';
237
238  D <= fmt_Load & "00001" & op_STC & "00000" & "10000000000000";
239  wait for 40 ns;
240  CLK <= '1';
241  wait for 40 ns;
242  CLK <= '0';
243
244  CINS1 <= '1';
245
246  D <= fmt_Load & "00010" & op_STC & "00000" & "10000000000000";
247  wait for 40 ns;
248  CLK <= '1';
249  wait for 40 ns;
250  CLK <= '0';
251
252  D <= fmt_Load & "00011" & op_STC & "00000" & "10000000000000";
253  wait for 40 ns;
254  CLK <= '1';
255  wait for 40 ns;
256  CLK <= '0';
257
258  INST <= '0';
259
260  D <= Z_vector;
261
262  wait for 40 ns;
263  CLK <= '1';
264  wait for 40 ns;
265  CLK <= '0';
266
267  CINS1 <= '0';
268
269  wait for 40 ns;
270  CLK <= '1';
271  wait for 40 ns;
272  CLK <= '0';
273
274  wait for 40 ns;
275  CLK <= '1';
276  wait for 40 ns;
277  CLK <= '0';
278
279  wait for 40 ns;
280  CLK <= '1';
281  wait for 40 ns;
282  CLK <= '0';
283
284  wait;
285  end process;
286
287  end behavior;
```

Literaturverzeichnis

[1] Studienarbeit Entwickelung einer Hardware–Schnittstelle zur effizienten Anbindung von Coprozessoren, Andreas Günther, Wolfram Hardt, Juli 1994

[2] Zycad InCA-Manual, August 1994

[3] Spline-Interpolation, Ralf Jungblut 1. Seminarband

[4] Hans Ulrich Post, Entwurf und Technologoie hochintegrierter Schaltungen

[5] Handbuch der Elektronik, Analogtechnik

[6] Handbuch der Elektronik, Digitaltechnik

[7] EDIF Steering Comitee, EDIF Specification (1985)

[8] Digest of Technical Papers, EDIF User Group Workshop (1985)

[9] K. R. Bennett, D. L. Chalmers, An analysis of EDIF Version 2 0 0 - How it has changed from Version 1 0 0 - (1987)

[10] Gert Kachel, Zusammenfassung: EDIF (1986)

[11] John D. Crawford, An Electronig Design Interchange Format (1984)

[12] SPeeDCHART First Time Users Guide, Speed SA

[13] Peter J. Ashenden, The VHDL Cookbook, First Edition, July 1990

[14] Numerische Mathematik 1, J. Stoer, 5. Auflage, Springer-Verlag, Berlin Heidelberg, 1989, ISBN 3-540-51481-3

[15] Numerische Mathematik, H. R. Schwarz, 2. Auflage, B. G. Teubner, Stuttgart, 1988, ISBN 3-519-12960-4

[16] SRAM-Paper, Wolfram Hardt, U-GH Paderborn, 1995

[17] Synopsys Design Compiler Tutorial, Version 3.0 Preliminary Draft

[18] High-Level VHDL Optimization, Transformation, and Analysis, 1993

[19] The VHDL Cookbook, Peter J. Ahsenden, 1990

[20] Thomas W. Williams and K.P. Parker. *Design for Testability - - a survey. IEEE Transactions on Computers, C31(1):2 -15, January 1982.*

[21] H.Wojtkowiak. *Test und Testbarkeit digitaler Schaltu ngen. Leitfäden und Monographien der Informatik. B.G.Teubner Stuttgart, 1988.*

[22] F.J.Rammig. *Systematischer Entwurf digitaler Systeme. Leitf äden und Monographien der Informatik. B.G.Teubner Stuttgart, 1989.*

[23] Charles R.Kime and Kewal K.Saluja. *A tutorial on Build-In S elf-Test. Part 1: Principles. IEEE Design and Test of Computers, March 1993.*

[24] Charles R.Kime and Kewal K.Saluja. *A tutorial on Build-In S elf-Test. Part 2: Applications. IEEE Design and Test of Computers, June 1993.*

[26] W.W.Peterson and E.J. Weldon. *Error-Correcting Codes, John Wiley & sons, New York, 1972*

[27] P.J. Roth. *Diagnosis od Automata Failures: A Calculus and a Method, IBM Journal, Juli 1966, pp.278-291*

[28] P.J.Roth, Bouricius, W.G.,Schneider, P.R.. *Programmed Algor ithms to Compute Tests to Detect and Distinguish between Failures in Logic Cuircits, IEEE Transactions on Electronic Computers, Vol. EC-16, no,5,October*

[29] E.Hörbst, M.Nett, H.Schwärtzel, Einführung in die Standardmethoden des Layoutdesigns (Kapitel 1.6), Venus Entwurf von VLSI- Schaltungen, S. 54-63, 1986

[30] E.Hörbst, M.Nett, H.Schwärtzel, Layoutdesignmethoden (Kapitel 3), Venus Entwurf von VLSI-Schaltungen, S. 105-143, 1986

[31] Peter Marwedel, Layout-Synthese, Synthese und Simulation von VLSI-Systemen (Kapitel 4), 1992

[32] K. Mehlhorn, Über Verdrahtungsalgorithmen, Informatik- Spektrum (1986) 9:227-234

[33] Hierachical Wire Routing, IEEE Transaction on Computer-Aided Design, p. 223-234 ,Vol. CAD-2, No. 4, October 1983

[Cyp90] Cypress Semiconductor 'SPARC RISC User's Guide.' Ross Technologie, 1990

[Xilinx] *Xilinx - The Programmable Logic Data Book*, 1994

[FPGA] H. Grünbacher und R.W. Hartenstein. *FPGA - Field Programmable Gate Arrays*, Seite 11 - 25

[INCA] *InCA - Manual*

[Esch] B. Eschermann. *Funktionaler Entwurf digitaler Schaltungen.* Springer-Lehrbuch, 1993.

[Pals] PAL Device Data Book, Advanced Micro Devices, 1990

[Esc93] B. Eschermann. *Funktionaler Entwurf digitaler Schaltungen.* Springer-Lehrbuch, 1993.

[Nag93] C. Nagel, editor. *Projektgruppe Systementwurf.* WS1992/93 SS1993

[Bui91] F. Buijs. Synthesis of multi-level logic with one symbolic input. In *Proceedings of the European Conference on Design Automation - EDAC,* pages 60 - 64. IEEE, 1991.

[Bui92] F.Buijs. Alu synthesis from hdl descriptions to optimized multi-level logic. In *European Design Automation Conference - Eurodac,* pages 175 - 180. IEEE, 1992

[Ram93] F. J. Rammig. *Vorlesung Rechnerarchitektur* WS1993/94

[Ram94] F. J. Rammig. *Vorlesung Spezielle Probleme des Hardwareentwurfs* SS1994

[Lsi90.1] LSI LOGIC *L64811 SPARC Integer Unit Technical Manual* 1990

[Lsi90.2] LSI LOGIC *L64814 Floating-Point Unit Technical Manual* 1990

[Pat90] John L. Hennessy & David Patterson *Computer Architecture A Quantitative Approach*, Morgan Kaufmann Publishers, Inc. 1990

[Rolf77] Hoffmann, Rolf: Rechenwerke und Mikroprogrammierung (1977)

[Baer82] Baer, Jeanloup: Computer Systems Architecture (1982)

[Mano76] Mano, Moshe: Computer System Architecture (1976)

[Tester] The Tester Program, *VA-II PC Interface*, InCA-Ordner

[RPbasics] *Paradigm RP – Learning the Basics*, ZYCAD-Ordner

[SunTech] M.Hall, J.Barry, *The SunTechnology Papers*, Springer Verlag, 1990

[WWWasm] *http://www.uni-paderborn.de/software/gnu/gcc/gcc_8.html#SEC87*
bzw. von http://www.uni-paderborn.de/ aus: Fachbereiche, Informatik, Info's zum Rechenbetrieb, Benutzerinformationen, Die Info-Seiten der GNU-Software, gcc, GNU C Compiler, *Assembler Instructions with C Expression Operands*

[DOS87] Fa. DOSIS, *DACAPO II, User Manual, Version 3.0*, DOSIS GmbH, Dortmund, 1987.

[EwGe90] C.Ewering, G.Gerhardt, "PASS: High Level Synthesis" *16th Symposium Microprocessing and Microprogramming*, 8, 1990.

[GaDu92] D.Gajski, N.Dutt, *High-Level Synthesis. Introduction to Chip and System Design*, Kluwer Academic Publishers, 1992.

[GaKu83] D.Gajski, R.Kuhn, "Guest Editors' Introduction: New VLSI Tools" *IEEE Computer*, vol. 16, no. 12, pp. 11-14, December 1983.

[Hill74] F.J.Hill, "Introducing AHPL" *IEEE Computer*, 7(12), 12 1974.

[IEEE88] Design Automation Standards Subcommittee of the IEEE, *IEEE Standard VHDL Language Reference Manual (IEEE Std. 1076-87)*, IEEE Inc., New York, 1988

[KWK85] S.Y.Kung, H.J.Whitehouse, T.Kailath, *VLSI and Modern Signal Processing*, Prentice Hall, pages 256-264, 1985.

[Man87] H.De Man, J.Rabaey, "CATHEDRAL II: A Synthesis and Module Generation System for Multiprocessor Systems on a Chip" in: *G.De Micheli: Design Systems for VLSI Circuits-Logic Synthesis and Silicon Compilation*, Martinus Nijhoff Publishers, 1987.

[Mar93] P.Marwedel, *Synthese und Simulation von VLSI-Systemen*, Hanser Studien Bücher, 1993.

[MiLaDu92] P.Michel, U.Lauther, P.Duzy *The Synthesis Approach to Digital System Design*, Kluwer Academic Publishers, 1992.

[PaKn89a] P.G.Paulin, J.P.Knight, "Scheduling and Binding Algorithms for High-Level Synthesis" *Proceedings of the 26th ACM/IEEE Design Automation Conference (DAC)*, pages 1-6, 1989.

[PaKn89b] P.G.Paulin, J.P.Knight, "Force-Directed Scheduling for the Behavioral Synthesis of ASICs" *IEEE Transactions on CAD*, pages 661-679, June 1989.

[Paul88] P.G.Paulin, *High-Level Synthesis of Digital Circuits Using Global Scheduling and Binding Algorithms*, PhD thesis, Carleton University, 1988.

[Pilo83] R.Piloty, M.Barbacci, D.Borrione, D.Dietmeyer, F.Hill, P.Skelly, "CONLAN Report" *Lecture Notes in Computer Science No. 151*, Springer, 1983.

[Ramm80] F.J.Rammig, *Preliminary CAP/DSDL Language Reference Manual. Technical Report 129*, University of Dortmund, Dept. Computer Science, 1980.